专利名称：半导体封装结构及其制造方法
技术领域：
本发明有关一种半导体封装技术，特别是一种半导体封装结构及其制造方法。
背景技术：
于半导体封装工艺中，由于电子产品需求朝向高功能化、讯号传输高速化及电路组件高密度化发展，且电子产品不断强调轻薄短小，使得封装密度随之不断提高，亦不断缩小封装尺寸与改良封装技术。如何于有限的封装空间中容纳数目庞大的电子组件一直是此技术领域相当重要的课题。
发明内容
本发明目的之一是提供一种半导体封装结构及其制造方法，利用多芯片先堆栈封装再与重新布线层结合，其中下层芯片的主动面朝下直接与重新布线层电性连接，而上层 芯片透过设置于下层芯片周围的导电迹线与与重新布线层电性连接。本发明目的之一是提供一种半导体封装结构的制造方法，包括下列步骤提供一基板；形成一导电迹线于基板上，其中导电迹线环绕于一第一芯片承载区域的周围；设置一第一芯片于基板的第一芯片承载区域上，其中第一芯片的主动面朝下与基板接触；设置一第二芯片于第一芯片的上方并与导电迹线电性连接；形成一封装胶体覆盖第一芯片、第二芯片、导电迹线与基板的上表面；移除基板，其中封装胶体的下表面暴露出导电迹线的下表面与第一芯片的主动面；设置一重新布线层(redistribution layer)于封装胶体的下表面，其中第一芯片与导电迹线分别与重新布线层电性连接；以及设置多个导电焊球于重新布线层的下表面并与重新布线层电性连接。本发明目的之一是提供一种半导体封装结构，包括一重新布线层；一第一芯片，主动面朝下设置并与重新布线层电性连接；一导电迹线，设置于第一芯片周围并与重新布线层电性连接；一第二芯片，设置于第一芯片的上方并与导电迹线电性连接；一封装胶体覆盖第一芯片、第二芯片、导电迹线与重新布线层的上表面；以及多个导电焊球，设置于重新布线层的下表面并与重新布线层电性连接。以下藉由具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
图1A、图1B、图1C、图1D、图1E、图IF与图IG为本发明实施例的剖面示视图。图2A与图2B为本发明不同实施例的剖面示视图。图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H与图31为本发明实施例的剖面示视图。图4为本发明不同实施例的剖面示视图。
具体实施例方式其详细说明如下，所述较佳实施例仅做一说明非用以限定本发明。图IA至图IG为本发明一实施例的半导体封装结构的制造方法的结构剖面示意图。于本实施例中，半导体封装结构的制造方法包括下列步骤。请参考图1A，首先，提供一基板110。之后，如图IB所示，于基板110上形成一导电迹线(conductive trace) 120。此基板110的材质可为绝缘材料。接续上述说明，此导电迹线120可利用电镀 、蚀刻或转印方式所制成。此外，导电迹线120环绕设置于基板110上的一第一芯片承载区域112的周围。接着，请参照图1C，将一第一芯片130设置于基板110的第一芯片承载区域112上。特别的是,第一芯片130的主动面朝下与基板110接触。接着，请参照图1D，设置一第二芯片132于第一芯片130上方并与导电迹线120电性连接。于本实施例中，第二芯片132的主动面朝上迭置于第一芯片130上并以打线方式利用多条导线(图上未标)与导电迹线120电性连接。第一芯片130与第二芯片132间可利用黏着层(图上未标)加以黏着固定。请继续参照图1E，形成一封装胶体140覆盖第一芯片130、第二芯片132、导电迹线120以及基板110的上表面。之后，于本实施例中，设置一支撑基材150于封装胶体140的上表面。于图IA至图II所揭露为使用支撑基材150的实施例。可理解的是，于一实施例中，可省略支撑基材的使用。接着，移除基板110，如图IF所示。于封装胶体140的下表面暴露出导电迹线120的下表面与第一芯片130的主动面。请参照图1G,设置一重新布线层160 (redistributionlayer, RDL)于封装胶体140的下表面。第一芯片130与导电迹线120分别与重新布线层160电性连接。之后，如图IG所示，设置多个导电焊球170于重新布线层160的下表面并与其电性连接。于不同实施例中，如图2A与图2B所不,第二芯片132可有不同的设置方式,例如可将第二芯片132的主动面朝下并以覆晶(flip-chip)方式与导电迹线120电性连接。其中，第二芯片132可利用一黏着层(图上未标)迭置于第一芯片130上，如图2B所示，或第二芯片132悬空迭置于第一芯片130上方，如图2A所示。第二芯片132可利用导电焊球172或凸块(bump)与导电迹线120电性连接。请参照图3A，于一实施例中，本发明制造方法更包括提供一载具100用以承载基板110。基板110则设置于载具100上供后续工艺使用，如图3A至图3G所示。此载具100可为一玻璃基板。基板110可为塑料材质或是具可挠性(flexible)的板材，有助于芯片封装完成后的移除作业。于一实施例中，请参照图3A至图3F，形成导电迹线120包括下列步骤。于本实施例中，采用电镀方式制作导电迹线120。首先，如图3B所示，形成一金属层120'于基板110上。此金属层120'可利用金属气相沉积制作或是此金属层120'可为一金属薄膜并以压合方式设置于基板110上。除单层结构之外，金属层120'亦可为复合膜层。接着，形成一第一图案化光阻层122'于金属层120'上用以定义出导电迹线120的图案。之后，电镀形成导电迹线120于金属层120'上。于一实施例中，如图3C所示，在电镀形成导电迹线120后，可直接移除第一图案化光阻层122'以及进一步移除于第一芯片承载区域112上的金属层120'至暴露出基板110的上表面。可以理解的是，除导电迹线120下方的金属层120’外，其余金属层120’在不影响电性下可选择性移除至暴露出基板110的上表面。于另一实施例中，请参照图3D至图3F，在形成导电迹线120后与移除第一图案化光阻层122'前，可进一步于导电迹线120的多个导电接点126'上形成一金属最终表面处理层122。首先，形成一第二图案化光阻层124'于第一图案化光阻层122'与导电迹线120上。第二图案化光阻层124'暴露出导电迹线120的多个导电接点126'且导电接点126'用以让导电迹线120与第二芯片132(如图IE所示)电性连接。接着，如图3D与图3E所示，于导电迹线120的导电接点126'上形成一金属最终表面处理层122。此金属最终表面处理层122可有助于第二芯片132 (如图IE所示)与导电迹线120的电性连接，如图3G所示。继续，同时移除第一图案化光阻层122'与第二图案 化光阻层124'。之后，移除于第一芯片承载区域112上的金属层120'至暴露出基板110的上表面。除导电迹线120下方的金属层120’外，其余金属层120’在不影响电性下可选择性移除至暴露出基板110的上表面。移除金属层120’可藉由蚀刻方式，利用金属最终表面处理层122为屏蔽来蚀刻移除基板110的上表面的金属层120’。可以理解的是，移除金属层120’同时亦会移除掉部分导电迹线120，图上并未显示。继续参照图3G、图3H与图31，将一第一芯片130设置于基板110的第一芯片承载区域112上。特别的是，第一芯片130的主动面朝下与基板110接触，而导电迹线120环绕设置于基板110上的一第一芯片承载区域112的周围。接着，设置一第二芯片132于第一芯片130上方并与导电迹线120电性连接。于本实施例中，第二芯片132的主动面朝上迭置于第一芯片130上并以打线方式利用多条导线(图上未标)与导电迹线120电性连接。第一芯片130与第二芯片132间可利用黏着层(图上未标)加以黏着固定。继续，形成一封装胶体140覆盖第一芯片130、第二芯片132、导电迹线120以及基板110的上表面。之后，设置一支撑基材150于封装胶体140的上表面，如图3G所示。接着，移除载具100与基板110，如图3H所示。于封装胶体140的下表面暴露出导电迹线120的下表面与第一芯片130的主动面。请参照图31，设置一重新布线层160于封装胶体140的下表面。第一芯片130与导电迹线120分别与重新布线层160电性连接。之后，设置多个导电焊球170于重新布线层160的下表面并与其电性连接。于上述实施例中，支撑基材150除了可作为移除基板110或载具100时的支撑外，支撑基材150可依需要保留或进行移除。除了上述说明电镀形成导电迹线的方法外，本发明亦可于基板上形成一金属层后，对金属层进行蚀刻以形成所需的导电迹线，图上未示。类似的，此金属层除可利用金属气相沉积制作外。此金属层亦可为一金属薄膜并以压合方式设置于基板上。于本发明中，设置于下层芯片周围的导电迹线并不限定为单层结构。如图4所示，导电迹线120亦可为导电层121与导电层123所构成。可理解的是，多层结构的导电迹线120可藉由进行重复类似前述单层结构制作的电镀、化学气相沉积或蚀刻等工艺所达成。利用上述实施例的制作方法所形成的结构如图1G、图2A、图2B与图31所示。本发明的半导体封装结构包括一重新布线层160 ;—第一芯片130，主动面朝下设置并与重新布线层160电性连接；一导电迹线120，设置于第一芯片130周围并与重新布线层160电性连接；一第二芯片132，设置于第一芯片130的上方并与导电迹线120电性连接，其中第二芯片132的主动面可朝上迭置于第一芯片130上以打线方式与导电迹线120电性连接(如图IG所示)；或是第二芯片132的主动面可朝下以覆晶方式与导电迹线120电性连接(如图2A与图2B所示)；一封装胶体140覆盖第一芯片130、第二芯片132、导电迹线120与重新布线层160的上表面；以及多个导电焊球170，设置于重新布线层160的下表面并与重新布线层160电性连接。 请参照图31与图4，于本发明中，第一芯片130与第二芯片132的主动面具有多个对外电性接点(图上未标)用以与重新布线层160或导电迹线120电性连接。重新布线层160的上下表面亦有多个电性接点(图上未标)。重新布线层160的上表面的对内电性接点与第一芯片130主动面多个对外电性接点与导电迹线120电性连接，而重新布线层160的下表面的对外电性接点则与供外部导电焊球170电性连接。于不同实施例中，于第一芯片130与第二芯片132间可设置黏着层(图上未标)固定，如图1G、图2B与图31所不。于一实施例中，第二芯片132亦可悬空设置于第一芯片130的上方。于不同实施例中，一支撑基材150可设置于封装胶体140的上方,如图IG与31。此支撑基材150除了可供半导体封装结构于制作时提供支撑外，亦可用以加强半导体封装结构的结构强度。于一实施例中，若支撑基材150使用的为具有EMI遮蔽效果的材料时。此支撑基材150即可作为半导体封装结构中对EMI的屏障。支撑基材150的结构并不限于平板状覆盖于封装胶体140上。支撑基材150亦可具有图案化设计以获得较佳的EMI屏障效果。于本发明中，是否使用支撑基材可依使用者的需要进行选择。根据上述说明，本发明的特征在于芯片堆栈前于下层芯片周围制作导电迹线，此导电迹线供上层芯片与重新布线层电性连接用。导电迹线的制作可用多种方式，如直接转印、电镀或蚀刻等。导电迹线除了可为单层结构外亦可为多层结构，可因应上层芯片需要提供不同变化。综合上述说明，本发明的半导体封装结构及其制造方法，利用多芯片先堆栈封装再与重新布线层结合，其中下层芯片的主动面朝下直接与重新布线层电性连接，而上层芯片透过设置于下层芯片周围的导电迹线与与重新布线层电性连接。以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。
权利要求
1.一种半导体封装结构的制造方法，其特征在于，包含下列步骤 提供一基板； 形成一导电迹线于所述基板上，其中所述导电迹线环绕于一第一芯片承载区域的周围； 设置一第一芯片于所述基板的所述第一芯片承载区域上，其中所述第一芯片的主动面朝下与所述基板接触； 设置一第二芯片于所述第一芯片的上方并与所述导电迹线电性连接； 形成一封装胶体覆盖所述第一芯片、所述第二芯片、所述导电迹线与所述基板的上表面； 移除所述基板，其中所述封装胶体的下表面暴露出所述导电迹线的下表面与所述第一芯片的主动面； 设置一重新布线层于所述封装胶体的下表面，其中所述第一芯片与所述导电迹线分别与所述重新布线层电性连接；以及 设置多个导电焊球于所述重新布线层的下表面并与所述重新布线层电性连接。
2.如权利要求I所述的半导体封装结构的制造方法，其特征在于，更包含一载具用以承载所述基板。
3.如权利要求I所述的半导体封装结构的制造方法，其特征在于，形成所述导电迹线的步骤包含 形成一金属层于所述基板上； 形成一第一图案化光阻层于所述金属层上定义出所述导电迹线的图案； 电镀形成所述导电迹线于所述金属层上； 移除所述第一图案化光阻层；以及 移除所述第一芯片承载区域的所述金属层至暴露出所述基板的上表面。
4.如权利要求3所述的半导体封装结构的制造方法，其特征在于，于移除所述第一图案化光阻层步骤前更包含 形成一第二图案化光阻层于所述第一图案化光阻层与所述导电迹在线，其中所述第二图案化光阻层暴露出所述导电迹线的多个导电接点且所述多个导电接点用以让所述导电迹线与所述第二芯片电性连接； 形成一金属最终表面处理层于所述导电迹线的所述多个导电接点上；以及 同时移除所述第一图案化光阻层与所述第二图案化光阻层。
5.如权利要求3所述的半导体封装结构的制造方法，其特征在于，所述金属层为一金属薄膜，以压合方式设置于所述基板上。
6.如权利要求I所述的半导体封装结构的制造方法，其特征在于，形成所述导电迹线的步骤包含 形成一金属层于所述基板上；以及 对所述金属层进行蚀刻以形成所述导电迹线。
7.如权利要求6所述的半导体封装结构的制造方法，其特征在于，所述金属层为一金属薄膜，以压合方式设置于所述基板上。
8.如权利要求I所述的半导体封装结构的制造方法，其特征在于，于移除所述基板步骤前更包含设置一支撑基材于所述封装胶体的上表面。
9.如权利要求I所述的半导体封装结构的制造方法，其特征在于，所述第二芯片的主动面朝上迭置于所述第一芯片上以打线方式与所述导电迹线电性连接；或是所述第二芯片的主动面朝下以覆晶方式与所述导电迹线电性连接。
10.一种半导体封装结构，其特征在于，包含 一重新布线层； 一第一芯片，主动面朝下设置并与所述重新布线层电性连接； 一导电迹线，设置于所述第一芯片周围并与所述重新布线层电性连接； 一第二芯片，设置于所述第一芯片的上方并与所述导电迹线电性连接； 一封装胶体覆盖所述第一芯片、所述第二芯片、所述导电迹线与所述重新布线层的上表面；以及 多个导电焊球，设置于所述重新布线层的下表面并与所述重新布线层电性连接。
11.如权利要求10所述的半导体封装结构，其特征在于，一黏着层设置所述第一芯片与所述第二芯片间。
12.如权利要求10所述的半导体封装结构，其特征在于，所述第二芯片的主动面朝上迭置于所述第一芯片上以打线方式与所述导电迹线电性连接；或是所述第二芯片的主动面朝下以覆晶方式与所述导电迹线电性连接。
13.如权利要求10所述的半导体封装结构，其特征在于，一支撑基材设置于所述封装胶体的上表面。
14.如权利要求13所述的半导体封装结构，其特征在于，所述支撑基材的材质为EMI遮蔽材料。
全文摘要
本发明利用多芯片先堆栈封装再与重新布线层结合，其中下层芯片的主动面朝下直接与重新布线层电性连接，而上层芯片透过设置于下层芯片周围的导电迹线与与重新布线层电性连接。
文档编号H01L23/52GK102760665SQ20111015899
公开日2012年10月31日 申请日期2011年5月31日 优先权日2011年4月26日
发明者卓恩民 申请人:群成科技股份有限公司