专利名称：半导体衬底及其制造方法
技术领域：
本发明涉及半导体衬底以及制造这种半导体衬底的方法。它们可应用于可实现小型化设计的各种应用中。因此光学检测器如光电二极管例如可布置在根据本发明的半导体衬底上，并以导电形式被接触，使得它们各自的测量信号提供至电子评价手段并且检测的图像信号的成像也是可能的。特别地，可增加传感器和其它元件在载体上的排列密度，使得光学检测器可获得更高的分辨率。在这种情况下，可利用整个表面，且传感器元件之间或还有电可控制元件/执行器(例如LEDs)之间的间隙或间隔可以最小化，至少相对于已知解决方案大大地减少。而且为这种元件在正面上布置提供更高的灵活性。
背景技术：
在半导体衬底例如硅晶片上经常形成这样的排列或阵列。这种矩阵的各个元件首先通过需要相应的场所/空间的表面配线导向外部布置点(outer margin)并且引线接合于此。为了对付这种缺点，已经进行了尝试以形成穿过半导体衬底的小型化形式的导电连接，即所谓的贯穿晶片互连(through wafer interconnection，TWI)。在US 6，815，827B2中描述了这种可能性。在这种情况下，硅衬底应该从正面和从后面加工。在第一步中，通过蚀刻过程在半导体衬底的正面上形成沟槽结构以获得导电连接和绝缘。在表面中蚀刻几微米的低的深度。随后，为正面提供同时形成在凹陷中的介电层。然后利用材料填充以此方式涂覆的凹陷。由此在该表面上形成接触元件。随后，可平坦化后面，并且同样地，可通过蚀刻到半导体衬底中从半导体衬底的后面形成另外的凹陷，所述凹陷与从正面形成的凹陷连通。布置在凹陷内的半导体衬底的部分与形成闭环结构并完全包围一定区域的凹陷电绝缘。半导体衬底向内布置的部分形成穿过所述半导体衬底的导电连接并可在其后面设置有接触元件。由于半导体衬底必须经历两次蚀刻过程，因此该程序特别复杂和/或昂贵。然而，进一步的主要缺点在于由此不能够提供在CMOS工艺中完整地进行生产的可能性。在后面中保留没有完全被填充的开口。这也对利用真空操控器的操控中具有不利的影响。通过从正面和从后面蚀刻到半导体衬底中的凹陷的不同间隔尺寸降低了机械强度，特别是在具有实际大的力和加速中的使用是非常受限制。
发明内容
因此本发明的目的是提供能够更成本有效地生产的半导体衬底，利用该半导体衬底能实现高排列密度以及良好的导电性和封闭的表面。通过根据本发明的具有权利要求1的特征的半导体衬底可实现该目的。可使用根据权利要求10的方法来制造它们。本发明有利的方面和进一步的改进可利用在从属权利要求中所述的特征实现。硅衬底(Si晶片)可用于制造根据本发明半导体衬底，例如，该衬底可具有足够大的厚度，例如最高为约1000 μ m或者也可低于该厚度。可在同时考虑完成加工的半导体衬底所期望的厚度的情况下做出选择。这样的衬底由此可以以标准尺寸使用并可被加工至任意期望的目标厚度，该目标厚度可达到并进入非常小的厚度。从正面开始，利用掩模，通过蚀刻例如干蚀刻形成至少两个具有最小深度为例如 200 μ m的凹陷，所述凹陷具有至少与正面表面实际正交对准的内壁或从正面开始圆锥状地连续逐渐变小并近似地形成“盲孔”。在这种情况下，所述凹陷的内壁通常没有阶梯，使得在凹陷的整个深度上观察不到间隙尺寸的急剧变化。至少一个凹陷布置在所述另一个凹陷内部并被其完全包围。然后进一步加工以此方式制造的半导体衬底，使得在正面上形成电绝缘涂层，该电绝缘涂层也在表面上即在凹陷的内壁上形成。该涂层可以是氧化物层，优选热形成的氧化硅层。然后用导电材料完全填充凹陷。所述一个向内布置的凹陷或还有多个向内布置的凹陷可用例如掺杂的多晶硅填充，并可由此在完成之后由于增加的导电性而形成穿过半导体衬底的导电连接。包围所述一个向内布置的凹陷或所有向内布置的多个凹陷、然后在完成加工的元件处形成绝缘体的外部凹陷可用电绝缘材料填充，但是出于简化的原因同样可用掺杂多晶硅来填充。在后者的情况下，通过在该凹陷的内壁的电绝缘涂层实现绝缘效果。完全填充凹陷并任选地平坦化该凹陷之后，可利用必须存在的用于填充向内布置的凹陷的导电连接来进一步加工正面。然后可在加工中在正面形成电结构，优选CMOS电路，所述CMOS电路结构表示一个或更多个传感器和/或电可控制元件(3)。在正面上的结构完成之后，随后在半导体衬底的后面进行加工。在这种情况下，从后面减小半导体衬底的厚度，直至凹陷在后面也暴露出并形成穿过半导体衬底的单独的电位。这可优选通过研磨和/或化学机械抛光来实现，但也可单独或附加地通过蚀刻来实现。半导体衬底然后例如具有至少200 μ m,优选约250 μ m的厚度。以此方式获得的开口同样没有阶梯，以圆锥形地逐渐减小，或其内壁至少实际正交于正面的表面，同样没有阶梯，具有掺杂的多晶硅填。任选地利用另外的介电材料填充外开口(outer opening)，在后面的间隙尺寸可为在正面的间隙尺寸的至少50%。因此，应该观察到至少5 μ m的在正面的间隙尺寸，优选至少8 μ m,使得在后面的间隙尺寸可为至少4 μ m。然后可在后面为厚度由此减小的半导体衬底提供电接触元件。接触元件基本上导电连接至作为导电材料填充在向内布置的开口内的掺杂的多晶硅，这可例如通过利用对应结构化的凸点下金属化(UBM)来实现。可形成和/或连接另外的接触元件并且可避免在后面上的不定的电位。也可以在后面整个区域上为后面提供绝缘涂层和可以暴露出接触元件。可在后面上使之局部限定的接触元件。可在电绝缘涂层上形成导电连接。利用以这样的方式制造的半导体衬底，可以导电连接传感器并且可将传感器测量的各信号传输穿过半导体衬底至相应的电子硬件或用可电控制元件通过电子系统传输至电子硬件。
形成半导体衬底的绝缘体和然后同样地利用例如掺杂的多晶硅填充的外开口可连接地电位或接地以避免不定的电位(浮动)。多晶硅可优选用磷掺杂，但是也可用硼、砷或铝掺杂，该多晶硅是η-型或ρ-型的。和已知的解决方案不同，可以在工艺链(process chain)中全部地实施所述的生产，在所述工艺链中可以实施CMOS工艺，而在所用的设备工程(plant engineering)中没有由不希望物质的带来的任何污染风险。利用根据本发明的解决方案没有削弱、改变或超过CMOS工艺管理的热衡算 (thermal budget)。电参数是可重复的，并且可实现提高的机械强度。另外，通过适当选择导电材料例如掺杂多晶硅也可避免或者可至少减少在半导体衬底中由于热膨胀差异所导致的机械应变。绝缘体和导电连接的开口的几何构造可在大范围内变化，导电连接的开口的几何构造还适合于形成穿过半导体衬底的导电连接的开口的数目和排列。然而，利用在后面形成的接触元件，至少两个例如传感器和/或执行器可彼此导电连接，并且可以根据需要互连。可以利用根据本发明的半导体衬底实现传感器元件、传感器阵列、CMOS图像传感器阵列、显示器、具有电有源元件(electrically active elements)的阵列、以及它们的组合，其中这些传感器元件、传感器阵列、CMOS图像传感器阵列、显示器、具有电有源元件的阵列从正面也可实现(例如视觉上)。可利用正面的整个区域。将通过下面的实施例的方法更详细地解释本发明。
图1为具有盲孔形式的凹陷的硅半导体衬底的截面示意图；图2为具有用于半导体衬底的绝缘体和导电连接的硅半导体衬底的截面示意图；图3为具有凹陷的硅半导体衬底的微观截面图，该凹陷从正面蚀刻到硅半导体衬底中并且填充有掺杂的多晶硅；图4为具有在硅半导体衬底中蚀刻的总共三个凹陷的硅半导体衬底的斜视图；图5为其中蚀刻有三个凹陷的硅半导体衬底的视图；和图6为绝缘体和形成穿过硅半导体衬底的导电连接的开口的几何设计的例子。
具体实施例方式图1以示意的方式显示了具有凹陷的硅半导体1，所述凹陷以盲孔形式在硅半导体1内形成并且随后在硅半导体衬底1减薄之后形成开口 2和3，下面将更精确地描述。图2以示意的方式显示了通过硅半导体衬底1和绝缘体2形成导电连接的例子。 在这方面，利用相应形成的掩模通过等离子体蚀刻工艺从半导体衬底1的正面形成具有至少200 μ m深度的凹陷。凹陷形成之后，通过热氧化工艺首先在正面以及在凹陷内壁形成氧化硅层，接着利用掺杂的多晶硅完全填充所述凹陷。随后，在上端面暴露出存在于向内布置的凹陷中的掺杂的多晶硅，使得可建立与所述掺杂多晶硅的导电连接。这通过在上端面的白点来表示。然后，可在正面进一步加工以此方式制造的半导体衬底1，并且例如可形成CMOS 电路(未显示)。随后，可加工半导体衬底1的后面。在这种情况下，可通过化学和机械抛光和/或研磨降低半导体衬底1的总厚度，直至暴露出凹陷的下端面，之后它们形成通过半导体衬底1的开口 2和3。然后，在此处制作成外闭环结构的开口 2表示绝缘体，在开口 2的内部形成的同样为环状的开口 3表示导电连接。通过在外开口 2的外侧内壁处的氧化物层单独实现绝缘效果。然后通过在半导体衬底1的后面的金属化形成电接触元件4，该电接触元件4与存在于向内布置的开口 3内的掺杂多晶硅的下端面直接导通，并且与半导体衬底1的内部分区域(inner part region)接触，如此处所示。图3显示通过蚀刻到半导体衬底1中并且蚀刻深度为250 μ m而形成的凹陷，实质上在硅半导体衬底1内，并且该凹陷已经利用掺杂的多晶硅完全填充。在这种情况下，显然所述凹陷在半导体衬底中形成“盲孔”，并从半导体衬底1的正面开始连续地圆锥形地逐渐变细。在图4中显示了另一个例子的斜视图。在这种情况下，形成了通过半导体衬底1的用于开口 2和3的总共三个凹陷。然后外凹陷在完成的半导体衬底1处形成完全包围内部区域的绝缘体，并且可以利用内部形成的两个开口 3建立从半导体衬底的正面到后面的导电连接，而通过填充开口 3的掺杂的多晶硅来基本确保电流流动。图5显示了在凹陷填充和平坦化后半导体衬底表面1的局部视图。图6中显示在半导体衬底1处的开口 2和3的几何构造的可能的例子。在这种情况下，各个外开口 2形成自身闭合并且完全包围内部区域的结构，使得内部区域相对于半导体衬底1的外部区域电绝缘。因此，布置在内部的开口 3可以根据需要最大程度地满足对几何形状的要求，例
如可以是同心闭合、阿基米德螺旋、折叠或蜿蜒状。也可自由选择向内布置的开口 3的数目。
权利要求
1.一种半导体衬底，其中导电连接从所述半导体衬底的正面穿过所述半导体衬底到达其后面；和绝缘体从外部完全包围所述导电连接；其中利用开口形成所述绝缘体，所述开口穿过所述半导体衬底并填充有材料，其中所述开口的内壁具有介电涂层和利用导电材料填充所述开口；所述导电连接形成在至少一个另外的开口中，所述至少一个另外的开口布置在所述绝缘体以内、穿过所述半导体衬底，并且所述至少一个另外的开口的内壁具有介电涂层以及利用导电材料填充所述至少一个另外的开口，其特征在于从所述半导体衬底(1)的所述正面直至所述后面，所述开口(2，3)具有无阶梯内壁，所述内壁在朝向所述后面的方向上连续地逐渐变细。
2.根据权利要求1所述的半导体衬底，其特征在于形成所述导电连接的所述开口(3) 填充有导电材料，并在其上端面处导电连接至传感器元件和在其后面端面处导电连接至接触元件⑷。
3.根据权利要求1或2所述的半导体衬底，其特征在于所述半导体衬底(1)的正面具有电绝缘涂层，至少一个导电连接穿过所述涂层达到所述开口(3)的上端面、所述导电材料。
4.根据前述权利要求中一项所述的半导体衬底，其特征在于形成所述绝缘体的所述开口(2)填充有导电材料并连接至地电位或接地。
5.根据前述权利要求中一项所述的半导体衬底，其特征在于所述衬底(1)具有至少 200μπι的厚度和所述开口(2，3)从所述正面导达到所述后面。
6.根据前述权利要求中一项所述的半导体衬底，其特征在于在所述衬底(1)的后面处的所述开口(2，3)的间隙尺寸为在所述衬底(1)的正面处的间隙尺寸的至少50%。
7.根据权利要求6所述的半导体衬底，其特征在于在所述正面处的间隙尺寸为至少 5 μ m0
8.根据前述权利要求中一项所述的半导体衬底，其特征在于CMOS电路结构在所述正面处形成并通过所述半导体衬底(1)与至少一个导电连接接触。
9.根据前述权利要求中一项所述的半导体衬底，其特征在于所述导电连接通过所述半导体衬底(1)在其正面接触电可控制元件或接触元件。
10.根据前述权利要求中一项所述的半导体衬底，其特征在于硅是所述衬底材料和掺杂的多晶硅是所述导电材料。
11.根据前述权利要求中一项所述的半导体衬底，其特征在于由穿过所述半导体衬底 (1)的多个导电连接形成具有电可控制元件和/或传感器元件的阵列。
12.根据前述权利要求中一项所述的半导体衬底，其特征在于所述半导体衬底形成为传感器元件、传感器阵列、CMOS图像传感器阵列、显示器和/或电有源元件阵列。
13.—种制造半导体衬底的方法，其中导电连接从所述半导体衬底(1)的正面穿过所述半导体衬底(1)直至其后面；其中从所述半导体衬底(1)的正面，通过具有可预设的最小深度的蚀刻过程来在所述半导体衬底(1)内形成具有无阶梯的内壁的至少两个凹陷，使得至少一个内凹陷被外凹陷全部包围 ’然后所述外凹陷的内壁在整个区域上提供有电绝缘涂层并用导电材料填充；和所述内凹陷的内壁在整个区域上提供有电绝缘涂层并用导电材料填充；随后，从所述半导体衬底(1)的后面开始，减小其厚度直至暴露出所述填充的凹陷的后面端面，和所述外凹陷形成作为穿过所述半导体衬底(1)的已填充开口(2)的绝缘体，并且所述内凹陷形成作为已填充的开口(3)的导电连接，其中从所述半导体衬底(1)的所述正面直至所述后面，所述开口(2，；3)具有无阶梯内壁，所述内壁在朝向所述后面的方向上连续地逐渐变细。
14.根据权利要求10所述的方法，其特征在于接触元件以导电形式接触在所述半导体衬底(1)的后面的向内布置的开口(3)中的所述暴露的导电材料。
15.根据权利要求10或11所述的方法，其特征在于通过研磨、化学机械抛光和/或蚀刻过程实施所述半导体衬底(1)的厚度的减小。
16.根据前述权利要求10到12中一项所述的方法，其特征在于所述外凹陷也填充有所述导电材料。
17.根据前述权利要求10到13中一项所述的方法，其特征在于通过氧化作为所述衬底材料的硅形成所述电绝缘涂层。
18.根据前述权利要求10到14中一项所述的方法，其特征在于在所述半导体衬底(1) 的厚度减小之前，所述导电材料在所述正面的所述内凹陷中至少局部暴露出并且连接至导电层或接触元件。
19.根据前述权利要求10到15中一项所述的方法，其特征在于在形成穿过所述半导体衬底的所述导电连接之后，在所述正面上形成CMOS电路结构。
20.根据前述权利要求10到16中一项所述的方法，其特征在于多个传感器元件在所述半导体衬底(1)的正面导电连接并且建立传感器阵列元件。
21.根据前述权利要求10到17中一项所述的方法，其特征在于多个电可控制元件在所述半导体衬底(1)的正面上电连接并且建立设置有电可控制元件的阵列。
全文摘要
本发明涉及半导体衬底以及制造这些半导体衬底的方法。本发明的目的是提供可以经济地制造的半导体衬底，利用该半导体衬底可获得高的排列密度以及良好的导电性和闭合表面。根据本发明，提供从衬底正面并完全穿过所述衬底至其后面的导电连接。从外部完全包围所述导电连接。形成具有填充有材料的开口的绝缘体。为内壁提供介电涂层和/或导电或绝缘材料。所述导电连接形成有另一开口，该开口填充有导电材料并布置在绝缘体内。形成具有没有起伏的内壁的开口，所述开口垂直于所述正面或朝向所述后面连续逐渐变细。
文档编号H01L21/768GK102231373SQ201110163940
公开日2011年11月2日 申请日期2006年8月10日 优先权日2005年8月11日
发明者亚历山大·沃尔特, 克里斯蒂安·德拉贝, 安德烈亚斯·贝格曼, 拉尔夫·多沙伊德, 格雷翁·沃格特迈尔, 罗格·斯特德曼 申请人:皇家飞利浦电子股份有限公司