半导体装置及其制造方法

专利名称：半导体装置及其制造方法
技术领域：
本发明涉及将具有凹部的盖晶片接合在形成有电路图形的主体晶片的半导体装置及其制造方法。
背景技术：
近年来，使用60GHz 频带 WPAN(Wireless Personal Area Network)或 76GHz 频带车载毫米波雷达等毫米频带的应用一直在增加。在这些应用中，需要在毫米频带具有高增益的半导体装置。在用模具密封了半导体芯片的半导体装置中，能够降低制造成本，但是， 寄生电容增加，器件的性能恶化。特别是，在毫米频带中其恶化程度显著。另外，也不能充分地确保耐湿性。因此，提出了将具有凹部的盖晶片接合在形成有电路图形的主体晶片上的半导体装置。由此，能够将电路图形气密密封，改善耐湿性，能够抑制寄生电容导致的增益下降。另外，当信号的一部分在装置内被反馈时，存在在放大器中产生多余振荡、或者在振荡器中振荡信号偏差这样的问题。特别是由于毫米波的波长短，所以，不能忽略自干涉 (self interference).因此，提出了在覆盖电路图形的盖晶片的内表面设置了电磁屏蔽 (electromagnetic shield)的半导体装置(例如，参照专利文献1的图11)。另外，提出了在盖晶片的内表面设置电路图形并且与主体晶片的电路图形连接的半导体装置(例如，参照专利文献1的图10)。由此，能够缩小芯片尺寸。[专利文献1]日本特开2005-57136号公报。主体晶片和盖晶片利用等离子体活性化接合等在真空中进行接合。此时，由于装置内部和外部的气压差，存在芯片凹陷的情况。在该情况下，产生电路图形到盖的距离变化、设计值和实测值的偏差或可靠性下降等的问题。为了防止这样的问题，需要增厚主体晶片或者盖晶片。因此，切割精度降低，切割速度(生产能力(throughput))下降，刀片成本增加。并且，需要扩大切割线宽度，每个晶片的芯片数减少。另外，虽然提出了通过在盖晶片的内表面设置电路图形而缩小芯片尺寸的半导体装置，但是，进一步要求缩小芯片尺寸。另外，在主体晶片上所形成的HBT的发射极经由空气桥(air bridge)以及主体晶片的贯通孔被接地以及散热。因此，存在散热性差且寄生电感大这样的问题。另外，以往为了防止由于放大器的输出信号而使振荡器的振荡频率变化，而将放大器和振荡器形成于不同的芯片，在任意一个芯片的盖晶片的内侧设置有电磁屏蔽。但是， 存在器件尺寸以及制造成本增加这样的问题。

发明内容
本发明是为了解决上述课题而提出的，第一目的在于得到一种半导体装置的制造方法，能够改善耐湿性，抑制增益降低，防止外部电磁噪声，有效地进行切割。本发明的第二目的在于得到一种能够缩小芯片尺寸的半导体装置。本发明的第三目的在于得到一种能够提高散热性并且能够降低寄生电感的半导体装置。本发明的第四目的在于得到一种能够防止外部电磁噪声、降低器件尺寸以及制造成本的半导体装置及其制造方法。本发明的半导体装置的制造方法具有在具有彼此对置的第一主面和第二主面的主体晶片的所述第一主面，形成电路图形和第一金属膜的工序；形成从所述主体晶片的所述第二主面贯通所述主体晶片并到达所述第一金属膜的贯通孔的工序；在所述主体晶片的所述第二主面的一部分、所述贯通孔的内壁、以及所述贯通孔内所露出的所述第一金属膜上，形成第二金属膜的工序；在具有彼此对置的第一主面和第二主面的盖晶片的所述第一主面形成凹部的工序；在包含所述盖晶片的所述凹部内的所述第一主面，形成第三金属膜的工序；使所述凹部与所述电路图形对置，使所述第三金属膜与所述第一金属膜接触，将所述盖晶片接合在所述主体晶片上的工序；将接合后的所述主体晶片与所述盖晶片沿着所述贯通孔进行切割的工序。根据本发明，能够得到一种半导体装置的制造方法，能够改善耐湿性，抑制增益降低，降低外部电磁噪声，并且，能够有效地进行切割。


图1是表示实施方式1的半导体装置的俯视图。图2是沿着图1的A-A’的剖面图。图3是沿着图1的B-B，的剖面图。图4是用于说明实施方式1的半导体装置的制造方法的剖面图。图5是用于说明实施方式1的半导体装置的制造方法的剖面图。图6是用于说明实施方式1的半导体装置的制造方法的剖面图。图7是用于说明实施方式1的半导体装置的制造方法的剖面图。图8是用于说明实施方式1的半导体装置的制造方法的剖面图。图9是用于说明实施方式1的半导体装置的制造方法的剖面图。图10是用于说明实施方式1的半导体装置的制造方法的剖面图。图11是用于说明实施方式1的半导体装置的制造方法的剖面图。图12是用于说明实施方式1的半导体装置的制造方法的剖面图。图13是用于说明实施方式2的半导体装置的制造方法的剖面图。图14是用于说明实施方式2的半导体装置的制造方法的剖面图。图15是用于说明实施方式2的半导体装置的制造方法的剖面图。图16是用于说明实施方式2的半导体装置的制造方法的剖面图。图17是用于说明实施方式2的半导体装置的制造方法的剖面图。图18是用于说明实施方式2的半导体装置的制造方法的剖面图。图19是用于说明实施方式3的半导体装置的制造方法的剖面图。图20是用于说明实施方式3的半导体装置的制造方法的剖面图。图21是用于说明实施方式3的半导体装置的制造方法的剖面图。图22是用于说明实施方式3的半导体装置的制造方法的剖面图。图23是用于说明实施方式3的半导体装置的制造方法的剖面图。图M是用于说明实施方式3的半导体装置的制造方法的剖面图。
图25是用于说明实施方式3的半导体装置的制造方法的剖面图。图沈是用于说明实施方式3的半导体装置的制造方法的剖面图。图27是表示实施方式4的半导体装置的剖面图。图观是表示实施方式5的半导体装置的剖面图。图四是表示实施方式5的半导体装置的电路图。图30是表示实施方式6的半导体装置的剖面图。图31是表示实施方式7的半导体装置的剖面图。图32是表示实施方式8的半导体装置的俯视图。图33是沿着图32的A-A，的剖面图。图34是沿着图32的B-B，的剖面图。图35是沿着图32的C-C，的剖面图。图36是用于说明实施方式8的半导体装置的制造方法的剖面图。图37是用于说明实施方式8的半导体装置的制造方法的剖面图。图38是用于说明实施方式8的半导体装置的制造方法的剖面图。图39是用于说明实施方式8的半导体装置的制造方法的剖面图。图40是用于说明实施方式8的半导体装置的制造方法的剖面图。图41是用于说明实施方式8的半导体装置的制造方法的剖面图。图42是用于说明实施方式8的半导体装置的制造方法的剖面图。图43是用于说明实施方式8的半导体装置的制造方法的剖面图。附图标记说明 1主体晶片
Ia主面(第一主面) Ib主面(第二主面) 2电路图形(第一电路图形) 3金属膜(第一金属膜) 4金属膜(第二金属膜) 7 盖晶片
7a主面(第一主面) 7b主面(第二主面) 8凹部
9金属膜(第三金属膜) 17贯通孔(第一贯通孔) 19金属膜(第三金属膜) 20贯通孔(第二贯通孔) 21金属膜(第四金属膜) 22电路图形(第二电路图形) 23凸起
24电路图形(第三电路图形) 25贯通电极38晶体管 45发射极 46接地电极 48散热板
50电路图形(第一电路图形) 51电路图形(第二电路图形) 52布线
56凹部(第一凹部) 57凹部(第二凹部) 58金属膜 59区域(第一区域) 60区域(第二区域) 61凹部(第三凹部)。
具体实施例方式参照附图对本发明的实施方式的半导体装置进行说明。对相同的结构要素标注相同的附图标记，有时省略重复的说明。实施方式1
图1是表示实施方式1的半导体装置的俯视图。图2是沿着图1的A-A’的剖面图。图 3是沿着图1的B-B’的剖面图。主体晶片1具有彼此对置的主面Ia和主面lb。在主体晶片1的主面Ia形成有电路图形2和金属膜3。在主体晶片1的侧面以及主面Ib的一部分形成金属膜4，金属膜4与金属膜3连接。在主体晶片1的主面Ib形成有信号输入输出用焊盘5。利用贯通主体晶片1的贯通电极6将电路图形2与信号输入输出用焊盘5连接。电路图形2是放大器或振荡器等的电路图形，具有晶体管、电阻、MIM电容器、螺旋电感器(spiral inductor)以及布线等。贯通电极6是为了降低寄生电感和热电阻而用金填充贯通孔而成的。此外，虽然未图示，但是，也形成有电路接地用的贯通电极和焊盘。盖晶片7具有彼此对置的主面7a和主面7b。在盖晶片7的主面7a形成有凹部 8。在盖晶片7的包含凹部8内的主面7a形成有金属膜9。盖晶片7以凹部8与电路图形 2对置并且金属膜9与金属膜3接触的方式与主体晶片1接合。主体晶片1的主面Ib的金属膜4经由接地用凸起10与衬底11上的接地线路12 连接。主体晶片1的主面Ib的信号输入输出用焊盘5经由信号输入输出用凸起13与衬底 11上的信号线路14连接。接着，说明实施方式1的半导体装置的制造方法。图4 图12是用于说明实施方式1的半导体装置的制造方法的剖面图。首先，如图4所示，在主体晶片1的主面Ia形成电路图形2和金属膜3。然后，如图5所示，在主体晶片1的主面Ib形成抗蚀剂图形15。将该抗蚀剂图形 15作为掩模，对主体晶片1进行刻蚀。由此，形成贯通主体晶片1而到达电路图形2的贯通孔16和从主体晶片1的主面Ib贯通主体晶片1而到达金属膜3的贯通孔17。然后，如图6所示，在贯通孔16中埋入金等的金属，形成贯通电极6。然后，如图7所示，在主体晶片1的主面Ib的一部分、贯通孔17的内壁、以及贯通孔17内所露出的金属膜3上，形成金属膜4。另外，在主体晶片1的主面Ib的贯通电极6 上形成信号输入输出用焊盘5。并且，因为以后沿着贯通孔17进行切割，所以，贯通孔17不用金属膜4进行填充。也可以省略切割线上的金属膜4。然后，如图8所示，在盖晶片7的主面7a形成抗蚀剂图形18。将该抗蚀剂图形18 作为掩模对盖晶片7进行刻蚀。由此，在盖晶片7的主面7a形成凹部8。然后，如图9所示，在盖晶片7的包含凹部8内的主面7a形成金属膜9。然后，如图10所示，使凹部8与电路图形2对置并且使金属膜9与金属膜3接触， 利用等离子体活性化接合，在真空中将盖晶片7接合在主体晶片1上。并且，由于主体晶片 1和盖晶片7的接合部是相同材料的金属，所以，能够利用热压接进行接合，也难以残留热应力。但是，在高频特性优良的GaAs等的难以应用高温的热过程(heat process)的半导体中，能够以低温进行接合的等离子体活性化接合是有效的。然后，如图11所示，将接合后的主体晶片1和盖晶片7沿着贯通孔17进行切割。 由此，如图12所示，制造出实施方式1的半导体装置。接着，说明实施方式1的效果。利用盖晶片7将具有晶体管的电路图形2气密密封，所以，与没有盖的裸芯片相比，能够大幅度地改善耐湿性。另外，以往芯片在晶体管上形成有耐湿用的绝缘膜，所以，寄生成分导致增益降低。另一方面，在本实施方式中，晶体管上方为中空，所以，能够抑制寄生成分引起的增益的降低。另外，覆盖电路图形2的盖晶片7的金属膜9接地，所以，能够提高电磁屏蔽效果， 防止外部电磁噪声。并且，能够抑制信号的反馈导致的多余振荡或振荡频率偏差。但是，在信号输入输出部，不存在接地的金属膜3、4、9，电磁屏蔽中断。因此，使夹着信号输入输出部的接地用凸起10的间隔L为信号的波长的1/2以下。由此，能够防止信号进入电路图形 2。例如，在信号的频率为60GHz的情况下，波长为5mm，所以，使间隔L为2. 5mm以下即可。另外，将接合后的主体晶片1和盖晶片7沿着贯通孔17进行切割，所以，能够使晶片厚度变薄与切割线相应的量。因此，只要确保晶片厚度来防止芯片的凹陷，就能够有效地进行切割。另外，由于不需要较厚的切割刀片，所以，能够使切割线宽度变窄，能够增加每个晶片的芯片数。另外，由于在晶片状态下统一地将主体晶片1与盖晶片7接合，所以，与按每个芯片将主体晶片1与盖晶片7接合的情况相比，能够大幅度地降低组装费。另外，利用凸起将主体晶片1安装在衬底11，所以，不需要引线，能够抑制引线引起的增益下降和窄频带化。并且，通过形成贯通孔16、17，从而主体晶片1的翘曲变大，存在不能够设置在处理装置(process device)中的情况。在该情况下，在对主体晶片1与盖晶片7进行接合后形成贯通孔16、17也可以。另外，主体晶片1和盖晶片7可以不非必须是相同材料，但是， 在膨胀率之差导致的翘曲成为问题的情况下，优选是相同材料。为了进行保护而不受安装时的机械性冲击，也可以在主体晶片1和盖晶片7上形成芯片保护膜。实施方式2
对实施方式2的半导体装置的制造方法进行说明。图13 图18是用于说明实施方式2的半导体装置的制造方法的剖面图。首先，与实施方式1同样地进行图4 图7的工序。然后，如图13所示，在盖晶片 7的主面7a形成金属膜19和凹部8。然后，如图14所示，形成从盖晶片7的主面7b贯通盖晶片 而到达金属膜19的贯通孔20。然后，如图15所示，在盖晶片7的主面7b、贯通孔20的内壁、以及贯通孔20内所露出的金属膜19上形成金属膜21。然后，如图16所示，使凹部8与电路图形2对置，使贯通孔17和贯通孔20对位， 使金属膜19与金属膜3接触，将盖晶片7接合在主体晶片1上。然后，如图17所示，将接合后的主体晶片1和盖晶片7沿着贯通孔17、20进行切割。由此，如图18所示，制造出实施方式2的半导体装置。接着，说明实施方式2的效果。在实施方式2中，在盖晶片7的主面7b侧形成电磁屏蔽用的金属膜21。在该情况下，也能够得到与实施方式1同样的效果。另外，在盖晶片 7上也形成贯通孔20，沿着贯通孔17、20进行切割，由此，能够更加有效地进行切割。并且， 为了确保晶片强度，不需要在切割线(纸面深度方向)上的全部位置设置贯通孔17、20。在将半导体晶片进行薄板化的情况下，由于半导体晶片和金属膜的膨胀系数之差，通常在形成了金属膜的方向上半导体晶片翘曲。在实施方式2的情况下，由于主体晶片 1和盖晶片7的翘曲方向相反，所以，翘曲抵消，能够减轻接合后的晶片的翘曲量。另外，由于接地的金属膜21位于盖晶片7的主面7b侧，所以，能够降低接地的金属膜21引起的对电路图形2的干扰。实施方式3
对实施方式3的半导体装置的制造方法进行说明。图19 图沈是用于说明实施方式 3的半导体装置的制造方法的剖面图。首先，如图19所示，在主体晶片1的主面Ia形成电路图形2。接着，如图20所示，在盖晶片7的主面7a形成抗蚀剂图形18。将该抗蚀剂图形 18作为掩模对盖晶片7进行刻蚀。由此，在盖晶片7的主面7a形成凹部8。然后，如图21所示，使凹部8与电路图形2对置，使主体晶片1的主面Ia与盖晶片7的主面7a的半导体彼此接触，利用等离子体活性化接合等将盖晶片7接合在主体晶片 1上。然后，如图22所示，对主体晶片1以及盖晶片7进行薄板化，对芯片边界部进行刻蚀。然后，如图23所示，在盖晶片7的主面7b形成金属膜21。然后，如图M所示，在主体晶片1的主面Ib形成抗蚀剂图形15。将该抗蚀剂图形 15作为掩模对主体晶片1以及盖晶片7进行刻蚀。由此，形成从主体晶片1的主面Ib贯通主体晶片1以及盖晶片7而到达金属膜21的贯通孔17。然后，如图25所示，在主体晶片1的主面lb、贯通孔17的内壁、以及贯通孔17内所露出的金属膜21上形成金属膜4。并且，由于以后沿着贯通孔17进行切割，所以，贯通孔 17不用金属膜4进行填充。也可以省略切割线上的金属膜4。然后，将接合后的主体晶片1和盖晶片7沿着贯通孔17进行切割。由此，制造出实施方式3的半导体装置。接着，对实施方式3的效果进行说明。在实施方式3中，在盖晶片7的主面7b侧形成电磁屏蔽用的金属膜21。在该情况下，也能够得到与实施方式1同样的效果。另外，由于将接合后的主体晶片1和盖晶片7沿着贯通孔17进行切割，所以，能够使晶片厚度变薄与切割线相应的量。因此，只要确保晶片厚度来防止装置的凹陷，就能够有效地进行切割。 另外，由于不需要较厚的切割刀片，所以，能够使切割线的宽度较窄，能够增加每个晶片的芯片数。另外，在实施方式3中，当将盖晶片7接合在主体晶片1上时，使半导体彼此接合。 在如实施方式1、2那样使金属彼此接合的情况下，根据条件或材质而需要加热。相对于此， 在实施方式3中，半导体与金属相比表面粗糙度较小，容易使半导体彼此的接合面确保平坦，所以，能够在常温下利用表面活性化进行晶片接合。因此，能够抑制升温以及降温导致的生产能力的下降。并且，在上述的例子中，如图22所示那样对主体晶片1以及盖晶片7将芯片边界部进行了刻蚀，但是，如果确保强度，也可以不进行刻蚀而仅进行薄板化。例如，如图沈所示，也可以不对主体晶片1的芯片边界部进行刻蚀。实施方式4
图27是表示实施方式4的半导体装置的剖面图。该半导体装置是具有低噪声放大器 (Low Noise Amplifier :LNA)、混频器以及天线的接收电路。在主体晶片1的主面Ia形成有电路图形2。电路图形2具有LNA和混频器。在主体晶片1的主面Ib形成有信号输入输出用焊盘5。利用贯通主体晶片1的贯通电极6将电路图形2和信号输入输出用焊盘5连接。此外，虽然未图示，但是，还形成有电路接地用的贯通电极和焊盘。在盖晶片7的主面7a形成有凹部8。在盖晶片7的凹部8形成有电路图形22。盖晶片7以凹部8与电路图形2对置的方式被接合到主体晶片1上。主体晶片1和盖晶片7 在半导体表面彼此之间进行接合。电路图形2和电路图形22利用凸起23进行连接。在盖晶片7的主面7b形成有电路图形M。电路图形M具有天线。利用贯通盖晶片7的贯通电极25将电路图形22与电路图形对连接。与实施方式1同样地，为了容易进行切割，在盖晶片7上形成有贯通孔 26。接着，说明实施方式4的效果。在本实施方式中，由于能够以三维的方式层叠电路图形2、22、24，所以，与在二维平面形成有电路图形的装置相比，能够缩小芯片尺寸。特别是在毫米频带中，天线和LNA之间的信号强度的损失根据布线长而变大。相对于此，在本实施的方式中，与对两者进行引线连接的装置相比，两者的距离被缩短，所以， 能够将损失最小化。另外，在高频电路中，经常使用GaAs衬底，但是，当在盖晶片7中也使用作为半绝缘衬底的GaAs时，与Si衬底相比也能够抑制损失。为了进一步降低芯片整体中的信号损失，优选高频信号通过的全部的贯通电极较短。因此，优选主体晶片1以及盖晶片7较薄。即使将晶片进行薄板化，凸起23也成为支撑物，所以，能够抑制芯片的凹陷。并且，当使晶片变薄时，能够使与相邻线路的间隔变窄， 所以，能够得到高密度的布局(layout)。因此，能够同时实现损失降低引起的接收特性提高和芯片尺寸下降。另外，若在电路图形2中形成振荡器、功率放大器以及开关，则能够仅以主体晶片1构成收发器。以往，电路芯片和天线芯片是单独存在的，所以，需要逐个地进行组装。在本实施方式中，仅将晶片彼此接合并进行切割，就能够形成具有电路和天线的收发器，能够大幅度地削减组装所需要的时间以及费用。并且，在主体晶片1的电路图形2和盖晶片7的电路图形22的绝缘(isolation) 较差的情况下，也可以在凹部8设置接地层。为了强化电磁屏蔽性，也可以在贯通孔沈中形成镀层等的金属膜。实施方式5
图观是表示实施方式5的半导体装置的剖面图。图四是实施方式5的半导体装置的电路图。在主体晶片1上层叠有三个盖晶片27、28、四。盖晶片27、28、四的结构与实施方式4的盖晶片7相同。在主体晶片1上形成有振荡器电路30、在盖晶片27上形成有混频器电路31、在盖晶片观上形成有LNA电路32、在盖晶片四上形成有天线33。由天线33接收的高频信号RF经由凸起23以及贯通电极25等输入到LNA电路 32。该高频信号RF在LNA电路32中被放大并且输入到混频器电路31。混频器动作所需要的局部振荡信号LO由振荡器电路30生成并且输入到混频器电路31。由混频器电路31生成的中间频率信号IF从主体晶片1的主面Ib输出到母板(mother board)。直流电压DC 被供电到各层的晶体管。在本实施方式中，能够以三维的方式层叠电路图形，所以，与实施方式4同样地， 能够缩小芯片尺寸，大幅度地削减安装时间以及成本。特别是，在电路特性对安装精度敏感的毫米频带中，该效果较大。并且，在本实施方式中接合四个晶片，所以，需要将各晶片进行薄板化。即使在该情况下，由于凸起23成为支撑物，所以，能够抑制芯片的凹陷。实施方式6
图30是表示实施方式6的半导体装置的剖面图。在主体晶片1上层叠有两个盖晶片 34、35。盖晶片34的结构与实施方式4的盖晶片7相同。在盖晶片35的凹部36的整个内壁形成金属膜37，凹部36成为空洞，成为波导管共振器。与利用电路图形的共振器相比，能够将Q值较高的共振器构成在芯片上，所以，能够改善振荡特性。另外，能够以三维的方式层叠电路图形，所以，与实施方式4、5同样地，能够缩小芯片尺寸。并且，也可以在波导管内部埋入电介质材料。实施方式7
图31是表示实施方式7的半导体装置的剖面图。在主体晶片1的主面Ia形成有晶体管38。晶体管38具有次集电极层39、集电极层40、基极层41、发射极层42、集电极43、基极 44 以及发射极 45。此处，虽然晶体管 38 是 HBT(Hetero-junction Bipolar Transistor), 但是，也可以是场效应晶体管。在盖晶片7的主面7a形成有凹部8。在盖晶片7的凹部8形成有接地电极46。 盖晶片7以凹部8与晶体管38对置的方式接合在主体晶片1上。晶体管38的基极44和集电极43经由贯通电极6与外部电路连接。晶体管38的发射极45 (在场效应晶体管的情况下为源极)和接地电极46利用凸起47进行连接。在盖晶片7的主面7b形成有散热板48。散热板48接地。利用贯通盖晶片7的贯通电极49将接地电极46与散热板48连接。由此，与HBT的发射极经由空气桥以及主体晶片的贯通孔进行接地以及散热的现有装置相比，能够提高散热性，能够降低寄生电感。因此，特别是在毫米频带大幅度地提高增益，散热性提高，由此，也改善输出特性。实施方式8
图32是表示实施方式8的半导体装置的俯视图。图33是沿着图32的A-A’的剖面图。 图；34是沿着图32的B-B’的剖面图。图35是沿着图32的C-C’的剖面图。在主体晶片1的主面Ia形成有电路图形50、51、布线52以及金属膜53。电路图形50和电路图形51利用布线52进行连接。电路图形50具有振荡器以及开关。电路图形 51具有放大器。在主体晶片1的主面Ib形成有接地用焊盘M。金属膜53和接地用焊盘 54利用贯通电极55进行连接。在盖晶片7的主面7a形成有凹部56、57。在盖晶片7的凹部56形成有金属膜58。 盖晶片7以凹部56与电路图形50对置并且凹部57与电路图形51对置的方式接合在主体晶片1上。此处，在芯片端部，半导体彼此接合，在芯片内部，金属膜58与金属膜53进行接合。在盖晶片7的凹部56所形成的金属膜58经由金属膜53、贯通电极55以及接地用焊盘 54而接地。盖晶片7的主面7a具有与主体晶片1接合的区域59、存在于凹部56和凹部57之间并且与布线52对置的区域60。区域60相对于区域59凹陷。并且，区域60和区域59的高度之差比布线52的厚度t大。因此，区域60与布线52分离(s印arate)。接着，说明实施方式8的半导体装置的制造方法。图36 图43是用于说明实施方式8的半导体装置的制造方法的剖面图。此处，图36 图40以及图43与图33对应、图 41与图34对应、图42与图35对应。首先，如图36所示，在主体晶片1的主面la，形成电路图形50、51以及布线52。并且，形成贯通电极阳以及接地用焊盘M。然后，如图37所示，在盖晶片7的主面7a形成凹部56、57。然后，如图38所示， 在盖晶片7的凹部56形成金属膜58。然后，如图39所示，在盖晶片7的主面7b形成凹部 61。然后，如图40 图42所示，使凹部56与电路图形50对置，使凹部57与电路图形 51对置，将盖晶片7接合在主体晶片1上。然后，如图43所示，将接合后的主体晶片1和盖晶片7沿着凹部61进行切割。由此，制造出实施方式8的半导体装置。接着，说明实施方式8的效果。覆盖电路图形50的盖晶片7的金属膜58接地，所以，能够提高电磁屏蔽效果，防止外部电磁噪声。并且，能够抑制信号的反馈所引起的多余振荡或振荡频率偏差。另外，在本实施方式中，由于将放大器和振荡器形成在一个芯片上，所以，与将放大器和振荡器形成在不同的芯片上的装置相比，能够降低器件尺寸以及制造成本。此外，能够将实施方式5的中间层作为接地电极，将放大器和振荡器分离，但是，为了电磁屏蔽而追加一层，所以，本实施方式是有效的。另外，在盖晶片7的主面7a的凹部56和凹部57之间存在的区域60与布线52分离。因此，对电路图形50和电路图形51进行连接的布线52不与盖晶片7接合。因此，由振荡器生成的信号被输入到放大器。另外，由于将接合后的主体晶片1和盖晶片7沿着凹部61进行切割，所以，能够使晶片厚度变薄与切割线相应的量。因此，若确保晶片厚度以防止装置的凹陷，就能够有效地进行切割。另外，由于不需要较厚的切割刀片，所以，能够使切割线变窄，能够增加每个晶片的芯片数。 并且，在上述的实施方式1 8中，作为将晶片分离为各芯片的方法，使用利用切割刀片进行的切割。但是，不限于切割，也可以使用划线(Scribe)或激光熔断等的其他芯片分离方法。
权利要求
1.一种半导体装置的制造方法，其特征在于，具有在具有彼此对置的第一主面和第二主面的主体晶片的所述第一主面形成电路图形和第一金属膜的工序；形成从所述主体晶片的所述第二主面贯通所述主体晶片而到达所述第一金属膜的贯通孔的工序；在所述主体晶片的所述第二主面的一部分、所述贯通孔的内壁、以及所述贯通孔内所露出的所述第一金属膜上，形成第二金属膜的工序；在具有彼此对置的第一主面和第二主面的盖晶片的所述第一主面形成凹部的工序； 在所述盖晶片的包含所述凹部内的所述第一主面形成第三金属膜的工序； 使所述凹部与所述电路图形对置，使所述第三金属膜与所述第一金属膜接触，将所述盖晶片接合在所述主体晶片上的工序；以及将接合后的所述主体晶片和所述盖晶片沿着所述贯通孔进行切割的工序。
2.一种半导体装置的制造方法，其特征在于，具有在具有彼此对置的第一主面和第二主面的主体晶片的所述第一主面形成电路图形和第一金属膜的工序；形成从所述主体晶片的所述第二主面贯通所述主体晶片而到达所述第一金属膜的第一贯通孔的工序；在所述主体晶片的所述第二主面的一部分、所述第一贯通孔的内壁、以及所述第一贯通孔内所露出的所述第一金属膜上，形成第二金属膜的工序；在具有彼此对置的第一主面和第二主面的盖晶片的所述第一主面形成凹部的工序； 在所述盖晶片的所述第一主面形成第三金属膜的工序；形成从所述盖晶片的所述第二主面贯通所述盖晶片而到达所述第三金属膜的第二贯通孔的工序；在所述盖晶片的所述第二主面、所述第二贯通孔的内壁、以及所述第二贯通孔内所露出的所述第三金属膜上，形成第四金属膜的工序；使所述凹部与所述电路图形对置，使所述第一贯通孔与所述第二贯通孔对位，使所述第三金属膜与所述第一金属膜接触，将所述盖晶片接合在所述主体晶片上的工序；以及将接合后的所述主体晶片和所述盖晶片沿着所述第一贯通孔以及所述第二贯通孔进行切割的工序。
3.一种半导体装置的制造方法，其特征在于，具有在具有彼此对置的第一主面和第二主面的主体晶片的所述第一主面形成电路图形的工序；在具有彼此对置的第一主面和第二主面的盖晶片的所述第一主面形成凹部的工序； 使所述凹部与所述电路图形对置，使所述主体晶片的所述第一主面与所述盖晶片的所述第一主面的半导体彼此接触，将所述盖晶片接合在所述主体晶片上的工序； 在所述盖晶片的所述第二主面形成第一金属膜的工序；形成从所述主体晶片的所述第二主面贯通所述主体晶片以及所述盖晶片而到达所述第一金属膜的贯通孔的工序；在所述主体晶片的所述第二主面、所述贯通孔的内壁、以及所述贯通孔内所露出的所述第一金属膜上，形成第二金属膜的工序；以及将接合后的所述主体晶片和所述盖晶片沿着所述贯通孔进行切割的工序。
4.一种半导体装置，其特征在于，具有 主体晶片，具有彼此对置的第一主面和第二主面； 第一电路图形，形成在所述主体晶片的所述第一主面；盖晶片，具有彼此对置的第一主面和第二主面，在所述第一主面形成有凹部，并且，该盖晶片以所述凹部与所述第一电路图形对置的方式接合在所述主体晶片上； 第二电路图形，形成在所述盖晶片的所述凹部； 凸起，连接所述第一电路图形和所述第二电路图形； 第三电路图形，形成在所述盖晶片的所述第二主面；以及贯通电极，贯通所述盖晶片，连接所述第二电路图形与所述第三电路图形。
5.一种半导体装置，其特征在于，具有 主体晶片，具有彼此对置的第一主面和第二主面； 晶体管，形成在所述主体晶片的所述第一主面；盖晶片，具有彼此对置的第一主面和第二主面，在所述第一主面形成有凹部，并且，该盖晶片以所述凹部与所述晶体管对置的方式接合在所述主体晶片上； 接地电极，形成在所述盖晶片的所述凹部； 凸起，对所述晶体管的发射极或者源极与所述接地电极进行连接； 散热板，形成在所述盖晶片的所述第二主面；以及贯通电极，贯通所述盖晶片，连接所述接地电极与所述散热板。
6.一种半导体装置，其特征在于，具有 主体晶片，具有彼此对置的第一主面和第二主面；第一电路图形以及第二电路图形，形成在所述主体晶片的所述第一主面； 盖晶片，具有彼此对置的第一主面和第二主面，在所述第一主面形成有第一凹部以及第二凹部，并且，该盖晶片以所述第一凹部与所述第一电路图形对置且所述第二凹部与所述第二电路图形对置的方式接合在所述主体晶片上；以及金属膜，形成在所述盖晶片的所述第一凹部。
7.如权利要求6所述的半导体装置，其特征在于还具有布线，该布线形成在所述主体晶片的所述第一主面，并且连接所述第一电路图形与所述第二电路图形，所述盖晶片的所述第一主面具有与所述主体晶片接合的第一区域和存在于所述第一凹部与所述第二凹部之间并且与所述布线对置的第二区域， 所述第二区域相对于所述第一区域凹陷， 所述第二区域和所述第一区域的高度之差比所述布线的厚度大， 所述第二区域与所述布线分离。
8.一种半导体装置的制造方法，其特征在于，具有在具有彼此对置的第一主面和第二主面的主体晶片的所述第一主面，形成第一电路图形以及第二电路图形的工序；在具有彼此对置的第一主面和第二主面的盖晶片的所述第一主面，形成第一凹部以及第二凹部的工序；在所述盖晶片的所述第一凹部形成金属膜的工序； 在所述盖晶片的所述第二主面形成第三凹部的工序；使所述第一凹部与所述第一电路图形对置，使所述第二凹部与所述第二电路图形对置，将所述盖晶片接合在所述主体晶片上的工序；以及将接合后的所述主体晶片和所述盖晶片沿着所述第三凹部进行切割的工序。
全文摘要
本发明得到能改善耐湿性、抑制增益下降、降低外部电磁噪声并可有效切割的半导体装置的制造方法。在主体晶片(1)的主面(1a)形成电路图形(2)和金属膜(3)。形成从主体晶片(1)的主面(1b)贯通主体晶片(1)到达金属膜(3)的贯通孔(17)。在主体晶片(1)的主面(1b)一部分、贯通孔(17)内壁及贯通孔(17)内露出的金属膜(3)上形成金属膜(4)。在盖晶片(7)的主面(7a)形成凹部(8)。在盖晶片(7)的包含凹部(8)的主面(7a)形成金属膜(9)。使凹部(8)与电路图形(2)对置、金属膜(9)与金属膜(3)接触地将盖晶片(7)接合在主体晶片(1)。将接合的主体晶片(1)和盖晶片(7)沿贯通孔(17)切割。
文档编号H01L23/047GK102347243SQ20111021325
公开日2012年2月8日 申请日期2011年7月28日 优先权日2010年7月29日
发明者塚原良洋, 渡边伸介, 金谷康 申请人:三菱电机株式会社