专利名称：存储器及其形成方法
技术领域：
本发明涉及半导体领域，特别涉及存储器及其形成方法。
背景技术：
现有存储器(比如闪存)一般还包括多晶硅-多晶硅-衬底(PPS， poly-poly-substrate)电容器，所述PPS电容器的三个电极分别为控制栅多晶硅、浮栅多晶硅以及半导体衬底，因为所述PPS电容器的电容值是以控制栅多晶硅和浮栅多晶硅为两个电极的电容器的电容值，以及以浮栅多晶硅和半导体衬底为两个电极的电容器的电容值之和，所以所述PPS电容器的电容值比较大。目前，存储器的形成方法包括如图1所示，提供半导体衬底100，所述半导体衬底100包括存储器区域A、电容器区域B，以及隔离相邻存储区域A与电容器区域B的隔离结构20 ；在所述半导体衬底100表面依次形成隧穿氧化层110和浮栅多晶硅层120。如图 2所示，在所述浮栅多晶硅层120表面形成具有开口的掩膜层(未示出)；沿所述开口依次刻蚀所述浮栅多晶硅层120和隧穿氧化层110，直至暴露所述隔离结构20。如图3所示，暴露所述隔离结构20后，在所述隔离结构20表面和剩余的浮栅多晶硅层120表面依次形成控制栅氧化层130和控制栅多晶硅层140。如图4所示，在控制栅多晶硅层140表面形成含有开口 30的掩膜层150，所述开口 30位于电容器区域B，所述开口 30的位置对应于后续与浮栅多晶硅层120连接的第一导电插塞的位置，沿所述开口 30依次刻蚀控制栅多晶硅层 140和控制栅氧化层130，直至暴露所述浮栅多晶硅层120，形成第一通孔。如图5所示，在所述控制栅多晶硅层140表面形成含有开口的掩膜层160，所述开口的位置对应于后续与位于电容器区域B的半导体衬底连接的第二导电插塞的位置，沿所述开口依次刻蚀控制栅多晶硅层140、控制栅氧化层130、浮栅多晶硅层120、浮栅氧化层110，直至暴露半导体衬底 100 ；在电容器区域B形成第一导电插塞和第二导电插塞；在存储区域A形成存储单元(未示出)。但是上述方法工艺复杂，而且需要额外增加光罩掩模和相应的工艺流程来形成 PPS电容器，这样既增加了工艺制造成本，也不利于提高生产效率。
发明内容
本发明解决的问题是提供一种存储器及其形成方法，以解决现有存储器形成方法工艺复杂，生产成本高，不利于提高效率的问题。为解决上述问题，本发明提供了一种存储器形成方法，包括提供半导体衬底，所述半导体衬底表面依次形成有第一介质层和第一多晶硅层；依次刻蚀所述第一多晶硅层、第一介质层、半导体衬底，形成第一凹槽，所述第一凹槽将半导体衬底分为存储区域和电容器区域；形成填充满所述第一凹槽的第一隔离结构；在所述第一多晶硅层表面依次形成第二介质层和第二多晶硅层；
刻蚀所述第二多晶硅层，形成暴露第二介质层的第一开口，所述第一开口的位置与部分第一隔离结构及部分电容器区域对应；在所述存储区域形成存储单元。可选地，所述电容器区域包括靠近所述第一隔离结构内边缘和远离所述第一隔离结构的外边缘，在所述存储区域形成存储单元的步骤还包括在电容器区域的外边缘形成暴露所述半导体衬底的第二通孔。可选地，所述第一介质层的材料是二氧化硅，厚度是80-120埃。可选地，所述第一多晶硅层的厚度是200-600埃。可选地，所述第二介质层是多层堆叠结构，包括依次形成的二氧化硅层、氮化硅层、二氧化硅层，所述第二介质层的厚度是80-150埃。可选地，所述第二介质层的材料是二氧化硅，厚度是80-150埃。可选地，所述第二多晶硅层的厚度是500-1000埃。相应地，本发明还提供通过上述方法中任意一项所形成的存储器，包括半导体衬底，所述半导体衬底包括存储区域、电容器区域、以及隔离相邻存储区域和电容器区域的隔离结构，其中，所述存储区域表面形成有存储单元，所述电容器区域表面依次形成有第一介质层、第一多晶硅层、第二介质层、第二多晶硅层；所述隔离结构位于半导体衬底和第一多晶娃层内ο与现有技术相比，本发明的技术方案具有以下优点先在半导体衬底表面形成第一介质层和第一多晶硅层，然后形成定义存储区域和电容器区域的第一凹槽，以及填充满所述第一凹槽的第一隔离结构，从而在定义存储区域和电容器区域的同时，将第一多晶硅层断开为位于存储区域的部分和位于电容器区域部分。在刻蚀第一多晶硅层形成电容器区域第一多晶硅电极的时候，同时刻蚀形成隔离沟槽，由于采用了一步光刻和刻蚀工艺同时形成电极及隔离沟槽，简化了工艺步骤，降低了工艺成本。
图1至图5是现有工艺形成存储器的过程的剖面结构示意图；图6是本发明的实施例所提供的存储器形成方法的流程示意图；图7至图17是本发明的实施例所提供的形成存储器的过程的剖面结构示意图；图18是本发明的实施例所提供的存储器形成方法中PPS电容器的设计版图。
具体实施例方式由背景技术可知，现有的存储器形成方法中，在形成隔离结构分隔存储区和电容区时需要用到一次光罩，进行光刻和刻蚀工艺；在形成PPS电容器的第一多晶硅电极时，需要额外的光罩，增加了光刻和刻蚀流程和成本，不利于提高生产效率。发明人经过进一步研究，提供一种存储器形成方法，在形成隔离结构的过程中，同时形成PPS电容器的第一多晶硅电极，无需增加额外的工艺流程，工艺简单，生产效率高。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和实施例对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。图6是本发明的实施例所提供的存储器形成方法的流程示意图，包括步骤S101，提供半导体衬底，所述半导体衬底表面依次形成有第一介质层和第一
多晶娃层；步骤S102，依次刻蚀所述第一多晶硅层、第一介质层、半导体衬底，形成第一凹槽， 所述第一凹槽将半导体衬底分为存储区域和电容器区域；步骤S103，形成填充满所述第一凹槽的第一隔离结构；步骤S104，在所述第一多晶硅层表面依次形成第二介质层和第二多晶硅层；
步骤S105，刻蚀所述第二多晶硅层，形成暴露第二介质层的第一开口，所述第一开口的位置与部分第一隔离结构及部分电容器区域对应；(图6中该步骤第二行以逗号开头， 最好调整一下)步骤S106，在所述存储区域形成存储单元。图7至图18是本发明的实施例所提供的形成存储器的过程的剖面结构示意图。参考图7，提供半导体衬底200，所述半导体衬底200表面依次形成有第一介质层 210和第一多晶硅层220。在本实施例中，具体的形成第一介质层210和第一多晶硅层220的步骤为先在所述半导体衬底200内形成掺杂阱；用化学气相沉积方法在所述掺杂阱表面形成第一介质层 210 ；用化学气相沉积方法在第一介质层210表面形成第一多晶硅层220。所述半导体衬底200用作后续工艺中形成存储器的平台，所述存储器包括存储单元和电容器单元。本实施例中，所述半导体衬底200可以是硅衬底、SOI衬底。本实施例中，所述第一介质层210的材料是二氧化硅，厚度是80-120埃，优选的厚度是80-100埃，更优选的厚度是90埃。所述第一介质层210在存储区域的作用是在后续工艺中作为存储单元的隧穿氧化层，所以所述第一介质层210厚度过大会使存储单元的工作电压过大，所述第一介质层 210的厚度过小则容易被击穿；在电容器区域，所述第一介质层210用于隔离半导体衬底 200与第一多晶硅层220，所述第一介质层210的厚度会影响到半导体衬底200与第一多晶硅层220之间的电容性能。本实施例中，所述第一多晶硅层220的厚度为200-600埃，优选为300-400埃。所述第一多晶硅层220在后续工艺中作为存储单元的浮栅，作为电容器单元的一个电极。参考图8，在第一掩膜层M0、第一多晶硅层、第一介质层210和半导体衬底200内形成有第一凹槽2301和第二凹槽2302，所述第一凹槽2301用于定义存储区域C和电容器区域D，所述第二凹槽2302用于隔离形成在存储区域C的相邻的存储单元。在本实施例中，形成所述第一凹槽2301和第二凹槽2302的步骤包括在第一多晶硅层220表面形成第一掩膜层M0，所述第一掩膜层240具有第三开口(未示出)，所述第三开口分别定义了后续形成的第一凹槽2301和第二凹槽2302的宽度和位置；沿所述第三开口依次刻蚀所述第一多晶硅层220、第一介质层210、半导体衬底200，分别形成第一凹槽 2301和第二凹槽2302。在本实施例中，所述刻蚀采用的是干法刻蚀工艺，先以HBr气体为刻蚀气体刻蚀第一多晶硅层220 ；然后采用含氟气体，比如CF4气体为刻蚀气体刻蚀第一介质层210 ；再采用HBr气体为刻蚀气体刻蚀半导体衬底200，直至形成第一凹槽2301和第二凹槽2302。在本实施例中，所述第一掩膜层240是单层结构，第一掩膜层MO的材料是氮化硅，厚度是600-1100埃。在本发明的其他实施例中，所述第一掩膜层240是双层结构，包括依次形成在第一多晶硅层220表面的衬垫氧化层和氮化硅层。在本实施例中，在形成第一凹槽2301的步骤中，通过刻蚀工艺将第一多晶硅层 220分为位于存储区域C的第一存储区域多晶硅层220b和位于电容器区域D的第一电容器区域多晶硅层220a。在现有工艺中，在分隔存储区和电容区时需要用到一次光罩，进行光刻和刻蚀工艺；在形成PPS电容器的第一多晶硅电极时，需要额外的光罩；本发明的实施例中，利用一次光罩在分隔存储区和电容器区的同时，形成了 PPS电容器的第一多晶硅电极(第一电容器区域多晶硅层220a)，节约了一次光罩。参考图9，形成填充满所述第一凹槽2301的第一隔离结构2501和填充满所述第二凹槽2302的第二隔离结构2502。本实施例中，形成所述第一隔离结构2501和第二隔离结构2502的步骤包括形成填充满所述第一凹槽2301和第二凹槽2302，并覆盖第一掩膜层的隔离介质层；然后，对所述隔离介质层进行平坦化处理，直至暴露所述第一掩膜层；去除隔离介质层位于第一掩膜层的第三开口内的部分，使得隔离介质层表面与第一存储区域多晶硅层220b和第一电容器区域多晶硅层220a表面齐平；去除所述第一掩膜层，形成第一隔离结构2501和第二隔离结构2502。作为一个实施例，采用氢氟酸去除隔离介质层位于第一掩膜层的第三开口内的部分，采用热磷酸去除所述第一掩膜层。填充凹槽，形成隔离结构的技术已为本领域技术人员所熟知，故在此不再详述。在本实施例中，所述第一隔离结构2501和第二隔离结构2502的材料是二氧化硅。在其他实施例中，所述第一隔离结构2501包括覆盖所述第一凹槽2301侧壁和底面的ONO层(由依次形成的氧化硅层-氮化硅层-氧化硅层组成的多层堆叠结构)，以及填充满所述第一凹槽2301的二氧化硅层。在其他实施例中，所述第二隔离结构2502包括覆盖所述第二凹槽2302侧壁和底面的ONO层，以及填充满所述第二凹槽2302的二氧化硅层。所述第一隔离结构2501的作用是定义并电隔离存储区域C与电容器区域D。所述第二隔离结构2502的作用是隔离形成在存储区域C的相邻的存储单元。参考图10，在所述第一存储区域多晶硅层220b和第一电容器区域多晶硅层220a 表面依次形成第二介质层260和第二多晶硅层270。本实施例中，所述第二介质层沈0的厚度是80-150埃。所述第二介质层260是 ONO结构。第二介质层260采用ONO结构的好处是，SiN是高K介质，能够在相同的物理厚度下得到更大的电容值，同时也能起到很好的绝缘效果。在其他实施例中，所述第二介质层的材料可以是氧化硅。本实施例中，所述第二多晶硅层270的厚度是500-1000埃。
参考图11，刻蚀所述第二多晶硅层，形成暴露第二介质层沈0的第一开口观0，所述第一开口观0的位置与部分第一隔离结构2501及部分第一电容器区域多晶硅层220a对应，且所述第一开口 280将第二多晶硅层进行分割，形成位于存储区域C的第二存储区域多晶硅层270b和位于电容器区域D的第二电容器区域多晶硅层270a。因为第二多晶硅层与第一电容器区域多晶硅层220a的材料相同，如果在本步刻蚀中刻穿第二介质层260，比较难使刻蚀停止在第一电容器区域多晶硅层220a表面，从而容易对第一电容器区域多晶硅层220a造成损伤，所以本步刻蚀停止在第二介质层260表在后续工艺中，沿所述第一开口 280刻蚀第二介质层260直至暴露第一电容器区域多晶硅层220a和部分第一隔离结构2501表面，从而形成暴露第一电容器区域多晶硅层 220a的第一通孔，所述第一通孔用于在后续工艺中形成与第一电容器区域多晶硅层220a 电连接的导电插塞。在本实施例中，形成暴露第二介质层沈0的第一开口 280的好处是，在后续在存储区域C形成存储单元的工艺中，既可以实现存储阵列各控制栅相互独立，也可以形成位于电容器区域D的电容器的电极。需要说明的是，在本实施例中，各区域以所述第一隔离结构2501围绕所述存储器区域C，所述电容器区域D围绕所述第一隔离结构2501的方式排布。但是并没有同时在沿图11中线I - I的截面的方向形成第一开口观0，而是在后续形成存储单元的步骤中在沿图11中线I - I的截面的方向形成第一开口观0。这样做还可以避免在沿图11中线I - I 的截面的方向形成短路。接着，在所述存储区域C形成存储单元。图12为所形成的存储单元沿图11中的线I - I的截面示意图，所述存储单元包括由第二多晶硅层270形成的控制栅、第二介质层 260形成的绝缘介质层、第一多晶硅层220形成的浮栅、第一介质层210形成的隧穿氧化层、 字线300、侧墙310。在本实施例中，具体的形成步骤为在形成所述第一开口 280后，如图12所示，在第二多晶硅层270表面形成第二掩膜层四0，所述第二掩膜层290具有第四开口，所述第四开口定义了形成在存储区域C的存储单元的位置。在本实施例中，所述第二掩膜层四0的材料是氮化硅。在本实施例中，所述第一隔离结构2501围绕所述存储区域C，所述电容器区域D围绕所述第一隔离结构2501。请参考图13，形成存储单元的步骤还包括，去除所述第二掩膜层四0，比如采用热磷酸去除所述第二掩膜层，并形成覆盖存储区域C和电容器区域D的光刻胶层320。图案化所述光刻胶层320，在电容器区域D，光刻胶层320形成暴露第二多晶硅层270沿y方向的一个边缘的开口，所述电容器区域D包括靠近所述第一隔离结构2501的内边缘和远离所述第一隔离结构2501的外边缘，光刻胶层320的所述开口暴露第二多晶硅层270对应于电容器区域的外边缘的部分。光刻胶层320覆盖所述第二多晶硅层270在存储器区域C沿y方向的两个边缘，所覆盖的部分的位置对应于后续过程中形成的与由所述第二多晶硅层270 形成的控制栅以及由第一多晶硅层220形成的浮栅电连接的导电插塞的位置。图14是电容器区域D沿图12中的线II - II的截面示意图。如图14所示，在第二电容器区域多晶硅层270a表面形成光刻胶320;因为前述步骤中形成了与电容器区域相对
7应的第一开口，在形成光刻胶层320的步骤中，光刻胶层320会填满所述第一开口，所以光刻胶层320有一个朝向半导体衬底200凸出的部分。以所述光刻胶层为掩膜依次刻蚀第二电容器区域多晶硅层270a、第二介质层沈0、第一电容器区域多晶硅层220a，在电容器区域的一个边缘形成暴露所述半导体衬底的第二通孔，所述第二通孔的位置与第一通孔的位置相对，用于在后续步骤中形成与半导体衬底200电连接的导电插塞。然后参考图14，以所述光刻胶层320为掩膜，依次刻蚀所述第二电容器区域多晶硅层270a、第二介质层沈0、第一电容器区域多晶硅层220a、第一介质层210，直至暴露所述半导体衬底200 ；然后去除所述光刻胶层320。参考图15，以所述光刻胶层320为掩膜，依次刻蚀所述第二多晶硅层270、第二介质层沈0、第一多晶硅层220、第一介质层210，直至暴露所述半导体衬底200 ；然后去除所述光刻胶层。通过所述刻蚀，存储区域C各存储单元之间的第二多晶硅层270、第一多晶硅层 220被断开，防止各存储单元之间短路。如图16所示，通过所述刻蚀，电容器区域D的沿线II - II的截面包括靠近所述第一隔离结构内边缘和远离所述第一隔离结构的外边缘，在电容器区域的外边缘形成暴露所述半导体衬底200的第二通孔；在电容器区域的内边缘形成暴露所述第一电容器区域多晶硅层220a的第一通孔，在后续步骤中，可以在所述第一通孔、第二通孔所暴露的表面分别形成与第一电容器区域多晶硅层220a电连接的导电插塞以及与半导体衬底200电连接的导电插塞，具体可参见图17。在本实施例中，在断开位于存储区域C的各存储单元之间的第二多晶硅层、第一多晶硅层的步骤中，同时形成暴露位于电容器区域D的半导体衬底200的第二通孔，而不需要额外的光罩与掩膜。如图17所示，刻蚀后，所述第一电容器区域多晶硅层220a、第二电容器区域多晶硅层270a、半导体衬底200构成PPS电容器，所述PPS电容器相当于由所述半导体衬底200、 第一介质层210与第一电容器区域多晶硅层220a构成的第一电容器，与所述第一电容器区域多晶硅层220a、第二介质层沈0、第二电容器区域多晶硅层270a构成的第二电容器并联。 因为并联电容器的电容值等于各电容器的电容值之和，所以所形成的PPS电容器的电容值是第一电容器与第二电容器的电容值之和，从而增加了单位面积的电容值，实现较大的电荷存储容量，有效地减少存储单元编程、擦除高压电荷泵所需的面积，有利于单位芯片面积的微缩。参考图15，基于上述实施例形成的存储器，包括半导体衬底200，所述半导体衬底200包括存储区域C、电容器区域D、以及隔离相邻存储区域C和电容器区域D的第一隔离结构2501，其中，所述存储区域C表面形成有存储单元，所述电容器区域D表面依次形成有第一介质层210、第一多晶硅层220、第二介质层沈0、第二多晶硅层270 ；所述隔离结构位于半导体衬底和第一多晶硅层内。其中所述半导体衬底200、位于电容器区域D表面的第一多晶硅层220、第二多晶硅层270构成PPS电容器的三个电极。第一多晶硅层220、第二多晶硅层270位于存储区域 C的部分与位于电容器区域D的部分电隔离。在本实施例中，还包括分别暴露第一多晶硅层220、半导体衬底200的第二通孔，以形成分别与第一多晶硅层220、半导体衬底200电连接的导电插塞。图18是本发明的实施例所提供的存储器形成方法中PPS电容器的设计版图，由图 18可以看出，所述PPS电容器由半导体衬底200、第一多晶硅层220和第二多晶硅层270三者的正对的部分构成，半导体衬底200、第一多晶硅层220和第二多晶硅层270通过导电插塞330与外部连接。在本实施例所提供的存储器形成过程中，第一多晶硅层220和第二多晶硅层270 位于存储区域C的部分和位于电容器区域D的部分被断开，位于存储区域C的第一多晶硅层220和第二多晶硅层270形成存储单元的浮栅和控制栅，位于电容器区域D的第一多晶硅层220和第二多晶硅层270成为PPS电容器的两个电极，另外一个电极是半导体衬底200 的一部分。综上，本发明所提供的存储器形成方法，在形成第一凹槽的步骤中，断开第一多晶硅层。具体地，在本发明的技术方案中，先在半导体衬底表面形成第一介质层和第一多晶硅层，然后形成定义存储区域和电容器区域的第一凹槽，以及填充满所述第一凹槽的第一隔离结构，从而在定义存储区域和电容器区域的同时，将第一多晶硅层断开为位于存储区域的部分和位于电容器区域部分，然后在存储区域形成存储单元，在电容器区域形成PPS电容器，整个工艺在形成存储单元的过程中，同步形成PPS电容器，而不需要额外的光罩和掩膜，工艺简单、成本低、效率高。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种存储器的形成方法，其特征在于，包括提供半导体衬底，所述半导体衬底表面依次形成有第一介质层和第一多晶硅层；依次刻蚀所述第一多晶硅层、第一介质层、半导体衬底，形成第一凹槽，所述第一凹槽将半导体衬底分为存储区域和电容器区域；形成填充满所述第一凹槽的第一隔离结构；在所述第一多晶硅层表面依次形成第二介质层和第二多晶硅层；刻蚀所述第二多晶硅层，形成暴露第二介质层的第一开口，所述第一开口的位置与部分第一隔离结构及部分电容器区域对应；在所述存储区域形成存储单元。
2.依据权利要求1所述的存储器的形成方法，其特征在于，所述电容器区域包括靠近所述第一隔离结构的内边缘和远离所述第一隔离结构的外边缘，在所述存储区域形成存储单元的步骤还包括在电容器区域的外边缘形成暴露所述半导体衬底的第二通孔。
3.依据权利要求1所述的存储器的形成方法，其特征在于，所述第一介质层的材料是二氧化硅，厚度是80-120埃。
4.依据权利要求1所述的存储器的形成方法，其特征在于，所述第一多晶硅层的厚度是 200-600 埃。
5.依据权利要求1所述的存储器的形成方法，其特征在于，所述第二介质层是多层堆叠结构，包括依次形成的二氧化硅层、氮化硅层、二氧化硅层，所述第二介质层的厚度是 80-150 埃。
6.依据权利要求1所述的存储器的形成方法，其特征在于，所述第二介质层的材料是二氧化硅，厚度是80-150埃。
7.依据权利要求1所述的存储器的形成方法，其特征在于，所述第二多晶硅层的厚度是 500-1000 埃。
8.一种存储器，包括半导体衬底，所述半导体衬底包括存储区域、电容器区域、以及隔离相邻存储区域和电容器区域的隔离结构；其中，所述存储区域表面形成有存储单元； 所述电容器区域表面依次形成有第一介质层、第一多晶硅层、第二介质层、第二多晶硅层； 其特征在于，所述隔离结构位于半导体衬底和第一多晶硅层内。
全文摘要
一种存储器形成方法，包括提供半导体衬底，所述半导体衬底表面依次形成有第一介质层和第一多晶硅层；依次刻蚀所述第一多晶硅层、第一介质层、半导体衬底，形成第一凹槽，所述第一凹槽将半导体衬底分为存储区域和电容器区域；形成填充满所述第一凹槽的第一隔离结构；在所述第一多晶硅层表面依次形成第二介质层和第二多晶硅层；刻蚀所述第二多晶硅层，形成暴露第二介质层的第一开口，所述第一开口的位置与部分第一隔离结构及部分电容器区域对应；在所述存储区域形成存储单元。本发明还提供相应的存储器，利用本发明可以降低工艺的复杂性，实现低成本制造。
文档编号H01L27/115GK102332433SQ20111021352
公开日2012年1月25日 申请日期2011年7月28日 优先权日2011年7月28日
发明者曹子贵 申请人:上海宏力半导体制造有限公司