专利名称：形成非平面晶体管的方法
技术领域：
本发明涉及一种制作非平面晶体管结构的方法，特别是涉及一种能同时形成非平面晶体管以及平面晶体管的方法。
背景技术：
近年来，随着各种消费性电子产品不断的朝小型化发展，半导体元件设计的尺寸亦不断缩小，以符合高集成度、高效能和低耗电的潮流以及产品需求。
然而，随着电子产品的小型化发展,现有的平面晶体管(planar transistor)已经无法满足产品的需求。因此，目前发展出一种非平面晶体管(non-planar)的鳍状晶体管(Fin-FET)技术，其具有立体的栅极沟道(channel)结构，可有效减少基底的漏电、降低短沟道效应，并具有较高的驱动电流。但由于鳍状晶体管是属于立体的结构，较传统结构复杂，制造难度也偏高，一般通常是在娃绝缘(silicon-on-1nsulator, SOI)基底上形成,若要相容于现有的硅基底工艺则有一定的难度。并且，由于鳍状晶体管的制法较为特殊，因和现有的平面晶体管整合时，也会遇到一定的问题。发明内容
本发明于是提供一种同时形成非平面晶体管以及平面晶体管的方法。根据实施例，本发明提供一种形成非平面晶体管的方法。首先提供基底，基底上定义有有源区以及周边区。接着于基底的有源区中形成多个超浅沟槽隔离。然后移除部分的超浅沟槽隔离，以暴露出基底的一部分侧壁。于基底上的有源区以及周边区上形成导电层， 并覆盖住基底的部分侧壁。图案化导电层，使得该导电层在该周边区中形成平面晶体管的栅极，而位于有源区中同时形成至少一非平面晶体管的栅极。于鳍状电极的栅极的两侧形成源极/漏极。
本发明提供了一种仅需要一道光掩模即可同时定义出平面晶体管的栅极以及非平面晶体管的方法，且两者具有相同水平高度的栅极，工艺简单。此外，本发明还整合了在有源区中形成超浅沟槽隔离工艺以及在隔离区中形成浅沟槽隔离的方法，且由于都是利用同一个掩模层以进行图形转移，并不会影响整体工艺。
图1至图10绘示了本发明形成非平面晶体管的步骤示意图。
附图标记说明
300基底314第二沟槽
301有源区316第二绝缘层
302衬垫层317超浅沟槽隔离
303隔离区318第三图案化光致抗I]
304掩模层319介电层
305周边区
306第一图案化光致抗蚀剂层
308 第一沟槽
310第一绝缘层
311浅沟槽隔离320导电层321鳍状结构322平面晶体管的栅极323源极/漏极324非平面晶体管的栅极具体实施方式
为使本发明所属技术领域的一般技术人员能更进 一步了解本发明，下文特列举本发明的数个优选实施例，并配合附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图1至图10，所绘示为本发明形成非平面晶体管的步骤示意图。如图1所示，首先提供基底300,基底300可以是娃基底(silicon substrate)、外延娃(epitaxial silicon substrate)、娃错半导体基底(silicon germanium substrate)、碳化娃基底 (silicon carbide substrate)或绝缘体上娃(silicon-on-1nsulator, SOI)基底等，但不以上述为限。基底300上定义有有源区301、包围有源区301的隔离区303以及周边区305。 有源区301中是用来产生后续非平面晶体管的区域，而周边区305则例如是高压元件区域， 例如是输入/输出的周边电路区域(input/output region),后续可在其中形成操作在1. 8 伏特或更高电压的MOS晶体管，在实施例中，这些耐高压MOS晶体管为平面晶体管。接着，在基底300上方形成衬垫层302以及掩模层304。于本发明的实施例中，衬垫层302例如是二氧化硅层(SiO2)，而掩模层304例如是氮化物层(SiN)。掩模层304的厚度为60 150埃 (angstrom)，优选为100 ±矣，而衬垫层302的厚度为15 50 ±矣，优选为20埃。接着，在掩模层304上形成第一图案化光致抗蚀剂层306。第一图案化光致抗蚀剂层306可以是单层结构或多层结构，在实施例中，第一图案化光致抗蚀剂层306例如可以包括抗反射层。第一图案化光致抗蚀剂层306具有多个开口，以暴露出位于隔离区303中的掩模层304。接着， 以第一图案化光致抗蚀剂层306为掩模进行蚀刻工艺，以蚀刻掩模层304，将图形转移至掩模层304以及衬垫层302，然后移除第一图案化光致抗蚀剂层306。
如图2所示，以掩模层304为掩模进行蚀刻工艺来蚀刻基底300，以在基底300的隔离区303中形成第一沟槽308。第一沟槽308的深度大体上介于2000 3000埃之间。 形成了第一沟槽308后，还可以选择性的进行掩模层304后退步骤(pull back)，使得掩模层304等距地远离第一沟槽308。于实施例中，还可以进行清洗步骤，例如使用RCAl溶液 (ΝΗ40Η+Η202+Η20)或RCA2溶液(HC1+H202+H20)对第一沟槽308的底部或侧壁进行清洗。或者进行原位蒸汽生长步骤(in-situ stream growth, ISSG),以在第一沟槽308的底部或侧壁形成氧化层(图未示)。
如图3所示，在基底300上全面形成第一绝缘层310，并至少填满于第一沟槽308 中。于实施例中，第一绝缘层310例如是二氧化硅或其他适合的绝缘材料。然后，进行平坦化工艺，例如化学机械抛光工艺(chemical mechanism polish, CMP),使得第一绝缘层310 和掩模层304的顶面大致上齐平。
如图4所示，图案化位于有源区301中的掩模层304。例如先在基底300上形成第二图案化光致抗蚀剂层(图未示)覆盖隔离区303、周边区305以及部分的有源区301， 并以第二图案化光致抗蚀剂层为掩模进行蚀刻工艺，将图形转移至掩模层304以及衬垫层302，然后去除第二图案化光致抗蚀剂层。接着再进行另一蚀刻工艺，以图案化后的掩模层 304以及衬垫层302为掩模并进一步蚀刻至基底300，从而在有源区301的基底300中形成了多个第二沟槽314。第二沟槽314的深度大体上介于200至500埃之间，彼此大体上平行，且会设置于有源区301中。
接着如图5所示，在基底300上形成第二绝缘层316，使其至少填满于第二沟槽 314中。第二绝缘层316和第一绝缘层310的材料可以相同例如二氧化硅，但也可以不相同。最后，进行平坦化工艺，使得位于第一沟槽308内的第一绝缘层310以及位于各第二沟槽314内的第二绝缘层316和掩模层304的顶面大致上齐平。如此一来，在有源区301中， 位于隔离区303的第一沟槽308内的第一绝缘层310即可形成浅沟槽隔离(shallow trench isolation，STI) 311，而位于有源区301的各第二沟槽314内的第二绝缘层316即形成了多个超浅沟槽隔离(very shallow trench isolation, VSTI) 317。此外，本发明的另一实施示例亦可先形成这些超浅沟槽隔离317之后，再利用同一层掩模层来形成这些浅沟槽隔离 311，此皆应属本发明的涵盖范围。
如图6所示，在基底300上形成第三图案化光致抗蚀剂层318。于实施例中，第三图案化光致抗蚀剂层318具有开口以暴露出有源区301中的全部的第二绝缘层316。而于另一优选实施例中，如图6所示，开口的侧壁可稍稍向内缩小，停留在最外围两侧的超浅沟槽隔离317的顶面上，但不会在停留在两超浅沟槽隔离317之间的掩模层304上。
如图7所示，以第三图案化光致抗蚀剂层318为掩模进行蚀刻工艺，以移除未被第三图案化光致抗蚀剂层318覆盖的部分第二绝缘层316。蚀刻的深度会低于基底300的顶表面，并使各第二沟槽314间的基底300至少有一部分露出侧壁，构成所需的鳍状结构321。
如图8所示，在移除第三图案化光致抗蚀剂层318、掩模层304以及衬垫层302后， 在基底300上全面依序形成介电层319以及导电层320。介电层319可以是例如二氧化硅或者是高介电常数介电层。高介电常数介电层例如可选自氧化铪(hafnium oxide, HfO2 )、 娃酸給氧化合物(hafnium silicon oxide,HfSiO4)、娃酸給氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化招(aluminum oxide, Al2O3)、氧化镧(lanthanum oxide, La2O3)、 氧化组(tantalum oxide，Ta2O5)、氧化宇乙(yttrium oxide，Y2O3)、氧化错(zirconium oxide, ZrO2)、钦酸银(strontium titanate oxide, SrTiO3)、娃酸错氧化合物(zirconium silicon oxide, ZrSiO4)、错酸給(hafnium zirconium oxide, HfZrO4)、银秘组氧化物(strontium bismuth tantalate, SrBi2Ta2O9, SBT)、,告钦酸铅(lead zirconate titanate, PbZrxTi1^O3, PZT)与钛酸钡银(barium strontium titanate,BaxSr1^TiO3,BST)所组成的群组。导电层 320例如是多晶硅层或者是金属层。介电层319可利用化学气相沉积或热氧化来制备，且介电层319及导电层320会填入在每个第二沟槽314中并接触到基底300的暴露顶面与各侧壁，亦即可接触到各鳍状结构321的顶面与侧壁，进而有效增加栅极沟道宽度。
最后如图9与图10所示，图案化导电层320。图案化后的导电层320会在有源区 301中形成至少一非平面晶体管的栅极324，并同时在周边区305中形成至少一平面晶体管的栅极322。此外于实施例中，还可以在有源区301的各栅极两侧的鳍状结构321中以及周边区305的基底300中，形成各种适当的源极/漏极323等掺杂区域，而形成了非平面晶体管与平面晶体管的结构。而在完成非平面晶体管或者平面晶体管之后，还可能包括许多步骤，例如形成应力层，或者形成金属硅化物等，在此不加以一一赘述。可以了解的是，前述的制作方法是以非平面栅极中的鳍状晶体管(Fin-FET)为示例，但在不影响本发明内容的情况下，亦可适用于其他非平面晶体管的制作。
在此必须注意的是，在图案化工艺后，虽非平面晶体管的栅极324的厚度会大于平面晶体管的栅极322的厚度，但非平面晶体管的栅极324以及平面晶体管的栅极322会具有相同的水平高度。这样的好处在于，后续若进行后置金属栅极(metal gate last)工艺时，在进行平坦化工艺以暴露非平面晶体管的栅极324以及平面晶体管的栅极322时，较不会有高度的落差，而可以同时暴露出两者。
综上而言，本发明提供了一种仅需要一道光掩模即可同时定义出平面晶体管的栅极以及非平面晶体管的具有相同水平高度的栅极的方法，工艺简单。此外，本发明还整合了在有源区中形成超浅沟槽隔离工艺以及在隔离区中形成浅沟槽隔离的方法，且由于都是利用同一个掩模层以进行图形转移，并不会影响整体工艺。
以上所述仅为本发明的优选实 施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种形成非平面晶体管的方法，包括 提供基底，该基底上定义有有源区以及周边区； 于该基底的该有源区中形成多个超浅沟槽隔离； 移除各超浅沟槽隔离的部分，以使各超浅沟槽隔离间暴露出的该基底构成多个鳍状结构； 于该基底上的该有源区以及该周边区上形成导电层，并覆盖各鳍状结构； 图案化该导电层，使得该导电层在该周边区中形成平面晶体管的栅极，而同时于该有源区中形成至少一非平面晶体管的栅极；以及 于该非平面晶体管的该栅极两侧的该鳍状结构中形成源极/漏极。
2.如权利要求1的形成非平面晶体管的方法，其中该导电层包括多晶硅或金属。
3.如权利要求1的形成非平面晶体管的方法，其中该基底还包括隔离区包围该有源区。
4.如权利要求3的形成非平面晶体管的方法，其中还包括在该隔离区中形成浅沟槽隔离。
5.如权利要求4的形成非平面晶体管的方法，先形成该浅沟槽隔离后，再形成该超浅沟槽隔离。
6.如权利要求4的形成非平面晶体管的方法，先形成该超浅沟槽隔离后，再形成该浅沟槽隔离。
7.如权利要求4的形成非平面晶体管的方法，还包括 在该基底上形成掩模层； 图案化该掩模层，以在该隔离区中形成第一图案化掩模层； 以该第一图案化掩模层为掩模蚀刻该基底，以在该隔离区中形成第一沟槽，并在该第一沟槽中填入第一绝缘层以形成该浅沟槽隔离； 图案化该掩模层，以在该有源区中形成第二图案化掩模层；以及以该第二图案化掩模层为掩模蚀刻该基底，以在该有源区中形成至少一第二沟槽，并在该第二沟槽中填入第二绝缘层以形成该超浅沟槽隔离。
8.如权利要求4的形成非平面晶体管的方法，其中形成该多个鳍状结构的步骤包括 于该基底上形成图案化掩模层，该图案化掩模层具有开口，且该开口的侧壁对应设置于最靠近该隔离区的该超浅沟槽隔离上；以及 以该图案化掩模层为掩模进行蚀刻工艺，以形成该多个鳍状结构。
9.如权利要求4的形成非平面晶体管的方法，其中该浅沟槽隔离在基底中的深度为2000 ±矣至 3000 埃。
10.如权利要求4的形成非平面晶体管的方法，其中该超浅沟槽隔离在基底中的深度为200至500埃。
11.如权利要求1的形成非平面晶体管的方法，其中该平面晶体管的该栅极与该非平面晶体管的该栅极具有相同的水平高度。
全文摘要
本发明提供一种形成非平面晶体管的方法。首先提供基底，基底上定义有有源区以及周边区。接合于基底的有源区中形成多个超浅沟槽隔离。然后移除各超浅沟槽隔离的部分，以暴露出基底的部分侧壁。于基底上的有源区以及周边区上形成导电层，并覆盖住基底的部分侧壁。图案化导电层，使得该导电层在该周边区中形成平面晶体管的栅极，而位于有源区中同时形成至少一非平面晶体管的栅极。于非平面晶体管的栅极的两侧形成源极/漏极。
文档编号H01L21/28GK103000518SQ20111026657
公开日2013年3月27日 申请日期2011年9月9日 优先权日2011年9月9日
发明者戴圣辉, 黄瑞民, 蔡振华, 蔡世鸿, 林建廷 申请人:联华电子股份有限公司