专利名称：提高soa能力的功率器件结构及其制造方法
技术领域：
本发明涉及微电子芯片制造领域中的功率器件结构与制造方法
背景技术：
对于功率元件，除正常工作区以外，存在两个容易失效的区域，即器件开启与关断时。此时由于功率器件的响应速度通常都较慢，因此电流增强或减少滞后于电压的变化， 因此在开启或关断瞬间会存在大电压和大电流注入的情况，此时器件本身必须对其有一定的抵抗能力，不会在开启或关断的时间内烧毁器件，此能力通常称为SOA(安全操作区域， Safety Operation Area)。器件的SOA能力直接制约了器件的最大击穿电压，工作电流和开关速度。如图2所示，提高器件的SOA能力，本质就是如何避免高压下大电流注入效应引起的器件失效，通常通过抑制漏区空穴注入和源区电子注入两方面入手。抑制漏区的空穴电荷注入，通常采用引入一个很深的de印p+body区域与衬底相连，增强空穴电荷的收集能力，来抑制开启或关断时底空穴大电流注入时MOS失效；抑制源区的电子注入则是通过在 η+源区下方引入一个shallow p+body在垂直方向阻隔n+source和p-body，防止开启或关断时大电流注入时沟道区向衬底耗尽引起电子电荷直接和衬底串通失效。在实际生产制造过程中，de印p+body需要额外使用一张光罩，为了防止de印 p+body对n+source的影响，需要留出一定的安全区域。而de印p+body，n+source都会在热过程中横阔，尤其是deep p+body要求很深，那就意味着横阔也会很大，因此设计时需要留出很大的空间，防止de印p+body扩散到n+source，大大影响器件面积，同时也会对器件性能有一定的影响。同时ρ+埋层的引入也不是非常方便的，尤其在使用de印p+body的情况下，很难控制P+埋层的深度和水平方向，一旦P+埋层过深过浅，或者没有包住η+源区，其效果就会大幅度下降。
发明内容
本发明所要解决的技术问题是提供一种提高SOA能力的功率器件结构及其制造方法，它可以缩小元胞面积，提高SOA能力，降低制造成本。为了解决以上技术问题，本发明提供了一种提高SOA能力的功率器件结构，具有一个耐高压的第一型半导体衬底区，其上的第二型半导体体区与第一型半导体源区，漏区从背面引出；在硅片正面，有一个埋入体内的沟槽，为第二型半导体多晶硅，与衬底直接相连，侧壁与源区和体区相连；源区下方有一个第二型半导体区域与体区隔离，其浓度比体区高；源区在埋入的沟槽边缘其深度在水平方向与其他区域浓度，深度保持一致，不存在明显的扩散形成的柱面型分布结构。本发明的有益效果在于缩小元胞面积，提高SOA能力，降低制造成本。沟槽区侧壁可以通过生长绝缘膜，防止ρ+区对η+源区的影响。
沟槽区底部可以进行一次重掺杂注入，提高与衬底的接触。沟槽区可以利用侧墙层进行自对准的P+埋入区的形成。侧墙材料可以为Si02，或SiN。可以在多晶硅上方成长1层硬掩模层，其材质与侧墙层在干法或湿法刻蚀中具有选择比。本发明还提供了一种提高SOA能力的功率器件结构的制造方法，包括以下步骤在衬底上产生栅氧化层和多晶硅栅极层；多晶硅栅极层光刻刻蚀；利用斜角注入产生体区，并进行退火与扩算；利用斜角注入产生源区与体区的垂直隔断区域与源区，并进行退火与扩散；生长硬掩模层，光刻刻蚀产生沟槽区；填充ρ+多晶硅，并进行回刻。
下面结合附图和具体实施方式
对本发明作进一步详细说明。图1是本专利的功率器件结构示意图；图2是传统的功率器件结构示意图；图3a_图3f是本发明所述方法的流程示意图。图中附图标记说明In-漂移区，2p+多晶硅埋入区，3p+埋层，4η+源区，5p体区，6栅氧，7栅，9侧墙
具体实施例方式如图1、图3所示，本专利以第一型半导体为n，第二型半导体为ρ来举例1)选取η型衬底，生长SI02和多晶硅栅极，Si02厚度IOA 2000A，多晶硅栅极厚度500A 2um，根据器件MOS器件的Vt，Ion，栅极电阻等要求而定。在多晶硅栅上方生长硬掩模层，此例中为SiN，侧墙为Si02，保证两者材质不同，具有刻蚀选择比即可。硬掩模层厚度为200A 5um。2)光刻刻蚀产生栅极图形。3)利用斜角旋转注入进行ρ body注入，其掺杂可以是B或BF，体浓度为lel2 Ie20atom/em3，完成后进行退火，温度650C 1300C，时间IH 100H，视器件性能要求而定。4)同样利用斜角旋转注入进行P+埋层注入，其掺杂类型可以和ρ body相同，浓度比body高2个数量级以上。但深度比body要浅500A 2um，厚度较薄，500A 2um。然后继续进行n+source的注入，其掺杂可以是P，As等，体浓度lel4 leMat0m/Cm3，且比埋层更浅，需要在body上方，发生交叠，但不能太厚，交叠区厚度为100A 5000A之间为适宜。之后进行退火激活，以快速退火工艺为佳，温度650C 1000C，时间IOs 30min。5)沉积侧墙层材料，本例中以Si02为例，厚度1000A 5um，其侧向厚度需大于最小源区的设计规则。干法全面刻蚀露出硅基板。6)以残余侧墙层和多晶硅上方的硬掩模层为阻挡层，刻蚀硅基板产生沟槽区，其深度大于体区。7)填充ρ型多晶硅，其掺杂为B或BF，体浓度lel8 Ie2^t0m/cm3，全面回刻当源区设计规则最小值过大，比如2um以上时，侧墙过厚，此时可以考虑在步骤5 中使用光刻板来定义出沟槽区。为了增强ρ型沟槽对空穴的收集能力，可以在步骤6完成后进行一次底部的注入， 改善沟槽与衬底的接触电阻。为了进一步避免ρ型多晶对n+source的影响，可以在步骤6完成后沉积一层Si02 作为缓冲隔离层，此时需要再附加一次回刻使沟槽底部的硅露出，保证衬底与沟槽相连。本发明并不限于上文讨论的实施方式。以上对具体实施方式
的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式
用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。
权利要求
1.一种提高SOA能力的功率器件结构，其特征在于，具有一个耐高压的第一型半导体衬底区，其上的第二型半导体体区与第一型半导体源区，漏区从背面引出；在硅片正面，有一个埋入体内的沟槽，为第二型半导体多晶硅，与衬底直接相连，侧壁与源区和体区相连；源区下方有一个第二型半导体区域与体区隔离，其浓度比体区高；源区在埋入的沟槽边缘其深度在水平方向与其他区域浓度，深度保持一致，不存在明显的扩散形成的柱面型分布结构。
2.如权利要求1所述的提高SOA能力的功率器件结构的制造方法，其特征在于，包括以下步骤在衬底上产生栅氧化层和多晶硅栅极层；多晶硅栅极层光刻刻蚀；利用斜角注入产生体区，并进行退火与扩算；利用斜角注入产生源区与体区的垂直隔断区域与源区，并进行退火与扩散；生长硬掩模层，光刻刻蚀产生沟槽区；填充P+多晶硅，并进行回刻。
3.根据权利要求1所述的提高SOA能力的功率器件结构，其特征在于，沟槽区侧壁可以通过生长绝缘膜，防止P+区对η+源区的影响。
4.根据权利要求1所述的提高SOA能力的功率器件结构，其特征在于，沟槽区底部可以进行一次重掺杂注入，提高与衬底的接触。
5.根据权利要求1所述的提高SOA能力的功率器件结构，其特征在于，沟槽区可以利用侧墙层进行自对准的P+埋入区的形成。
6.根据权利要求5所述的提高SOA能力的功率器件结构，其特征在于，侧墙材料可以为 Si02，或 SiN。
7.根据权利要求1所述的提高SOA能力的功率器件结构，其特征在于，可以在多晶硅上方成长1层硬掩模层，其材质与侧墙层在干法或湿法刻蚀中具有选择比。
全文摘要
本发明公开了一种提高SOA能力的功率器件结构及方法，具有一个耐高压的第一型半导体衬底区，其上的第二型半导体体区与第一型半导体源区，漏区从背面引出；在硅片正面，有一个埋入体内的沟槽，为第二型半导体多晶硅，与衬底直接相连，侧壁与源区和体区相连；源区下方有一个第二型半导体区域与体区隔离，其浓度比体区高；源区在埋入的沟槽边缘其深度在水平方向与其他区域浓度，深度保持一致，不存在明显的扩散形成的柱面型分布结构。本发明可以缩小元胞面积，提高SOA能力，降低制造成本。
文档编号H01L21/336GK102412266SQ20111031051
公开日2012年4月11日 申请日期2011年10月13日 优先权日2011年10月13日
发明者王雷 申请人:上海华虹Nec电子有限公司