专利名称：栅控二极管半导体存储器器件的制备方法
技术领域：
本发明属于半导体存储器器件制造技术领域，具体涉及ー种半导体存储器器件的制备方法，特别涉及一种栅控ニ极管半导体存储器器件的制备方法。
背景技术：
现在主流的浮栅晶体管的结构如图1所示，包括在衬底101内形成的漏极102和源极103以及在衬底101之上形成的多晶硅栅极105、107，其中多晶硅栅极107与电气连接，称为控制柵，多晶硅栅极105是浮空的，称之为“浮柵”。浮栅105通过绝缘介质层104 与衬底101隔离，并通过绝缘介质层106与控制栅107隔离。浮栅技术最早的应用领域是在 EPROM、EEPROM 中。浮栅晶体管的工作原理是利用浮栅上是否储存有电荷或储存电荷的多少来改变晶体管的阈值电压，从而改变晶体管的外部特性，目前已经成为非易失性半导体存储器的基础器件结构。目前，随着集成电路技术的不断发展，MOSFET的尺寸越来越小，单位阵列上的晶体管密度也越来越高，MOSFET的源、漏极之间的漏电流，随着沟道长度的縮小而迅速上升，这使得电子在浮栅上的保持特性受到严重影响，伴随反复地擦写，通道绝缘膜会发生损伤，这ー损伤部分可能会使浮栅内的电子出现泄漏的现象。而且，传统MOSFET的最小亚阈值摆幅(SS)被限制在60mv/dec，这限制了晶体管的开关速度。
发明内容
有鉴于此，本发明的目的在于提出一种能够减小浮栅存储器器件漏电流以及SS 值，从而可以提升浮栅存储器器件的性能的半导体存储器器件的制备方法。本发明提出的存储器器件利用了正反馈的自増益原理。即，当ー个平面半导体器件掺杂依次为p-n-p-n掺杂类型吋，可以产生两对相互依赖的三极管p-n-p及n-p-n，通常这两个可以相互放大，而迅速使器件的电流増大，严重时导致器件击穿。为了将这种现象合理地应用到薄膜半导体中，本发明提出了一种基于ZnO半导体材料的栅控ニ极管半导体存储器。当浮栅电压较高时，浮栅下面的沟道是η型，器件就是简单的栅控pn结结构。通过背栅控制ZnO薄膜的有效η型浓度，再通过浮栅实现将η型ZnO反型为ρ型，又用NiO作为P型半导体，这样就形成了 η-ρ-η-ρ的掺杂结构。而浮栅内的电荷多少又决定了这个器件的阈值电压，从而实现了存储器的功能。本发明提出的栅控ニ极管半导体存储器器件的制备方法，具体步骤包括 提供ー个重掺杂的η型硅衬底；
在所述η型硅衬底之上形成第一种绝缘薄膜；
在所述第一种绝缘薄膜之上形成ー层ZnO层；
刻蚀所述ZnO层形成有源区；
在所述ZnO介质层之上形成第二种绝缘薄膜；
刻蚀所述第二种绝缘薄膜形成窗ロ，该窗ロ位于ZnO有源区的一端；在所述第二种绝缘薄膜上旋涂ー层具有第一种掺杂类型的旋涂介质，该旋涂介质与所述第二种绝缘薄膜的窗ロ处与ZnO接触；
利用高温扩散エ艺在所述ZnO介质层内的所述第二种绝缘薄膜的窗ロ处形成具有第 ー种掺杂类型的掺杂区，即源区，其它部位的SiO因有第二种绝缘薄膜阻挡而未被掺杂； 剥除剰余的具有第一种掺杂类型的旋涂介质；
通过光刻定义出图形，刻蚀所述第二种绝缘薄膜定义出漏区、沟道区的位置，其中漏区在ZnO有源区上与源区相反的一侧，沟道区在源区和漏区之间； 淀积形成第三种绝缘薄膜；
淀积第一层导电材料作为浮栅导电材料，通过光刻及刻蚀，定义出浮栅导电材料的浮栅区图形，所述浮栅区图形为方块状，介于ZnO有源区之上的源区和ZnO另一端边缘的漏区之间，所述浮栅区与源区不直接相邻，其间距为10纳米至100微米，所述浮栅区与ZnO的边缘距离为10纳米至100微米；
覆盖所述浮栅及有源区的暴露部位形成第四种绝缘薄膜；
刻蚀掉源区和漏区之上的所述第四种绝缘薄膜定义出漏极接触孔、源极接触孔的位
置；
淀积形成第二种导电薄膜并刻蚀所述第二种导电薄膜形成分別独立的漏极电极、栅极电极、源极电扱，其中源极电极通过源极接触孔接触到浮栅区的一侧的源区上，漏区电极通过漏区接触孔接触到浮栅区的另ー侧的ZnO漏区上，栅极电极覆盖在所述浮栅区之上的未被刻蚀的第四种绝缘薄膜之上。进ー步地，所述的栅控ニ极管半导体存储器器件的制造方法，其特征在干，所述的第一种绝缘薄膜为氧化硅，其厚度范围为1-500纳米。更进一歩地，所述的栅控ニ极管半导体存储器器件的制造方法，其特征在干，所述的第二种绝缘薄膜为氧化硅或者氮化硅，所述的第三种、第四种绝缘薄膜为Si02、Si3N4或者 HfO2等高介电常数材料，所述的ZnO介质层的厚度范围为1-100纳米，所述的第一、ニ种导电薄膜为重掺杂多晶硅、铜、钨、铝、氮化钛或者为氮化钽，所述的第一种掺杂类型为P型掺
,A ο本发明所提出的栅控ニ极管半导体存储器器件的制造方法エ艺过程简单、制造成本低，而且所制造的存储器器件具有大驱动电流、小亚阈值摆幅的优点，特別适用于基于柔性衬底的存储器器件以及平板显示、浮栅存储器等器件的制造中。
图1为现有的浮栅晶体管的结构示意图。图2-图9为本发明所公开的栅控ニ极管半导体存储器器件的制造方法的ー个实施例的制造エ艺流程图。
具体实施例方式下面将參照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大或縮小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。參考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在エ艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。首先，在提供的重掺杂η型杂质离子的硅衬底201上氧化生长ー层约20纳米厚的氧化硅薄膜202，接着采用原子层淀积的方法在氧化硅薄膜202之上淀积ー层约10纳米厚 ZnO薄膜203，然后采用旋涂的方法在ZnO薄膜203之上形成ー层ニ氧化硅薄膜204。淀积光刻胶301并掩膜、曝光、显影形成图形，然后刻蚀ニ氧化硅薄膜204形成窗 ロ，如图2所示。接下来，剥除光刻胶301，并旋涂一层掺杂有ρ型杂质离子的旋涂介质(在本发明实施例中选用S0D-P507)205，如图3所示。然后通过扩散エ艺在ZnO薄膜203内形成ρ型掺杂区206，剥除旋涂介质205后如图4所示。淀积ー层新的光刻胶302并掩膜、曝光、显影形成图形，然后刻蚀ニ氧化硅薄膜 204定义出漏极与栅极的位置，如图5所示。剥除光刻胶302后，淀积ー层高介电常数材料207，高介电常数材料207比如为 HfO2，如图6所示。接下来，淀积ー层多晶硅薄膜，并刻蚀所淀积的多晶硅薄膜形成器件的浮置栅极 208，然后在浮栅208之上形成绝缘介质层209，比如为氧化硅，如图7所示。接下来，再次淀积ー层光刻胶并通过光刻エ艺形成图形，然后刻蚀高介电常数材料207定义出漏极与源极的位置，剥除光刻胶后如图8所示。最后，淀积ー层金属导电薄膜，比如为铝，然后通过光刻エ艺与刻蚀エ艺形成器件的漏极电极210、栅极电极211、源极电极212，如图9所示。如图9所示的器件结构，由于ZnO具有η型半导体的特征，当对源极、漏极施加正向偏置吋，若对栅极施加正电压，则器件结构等效为施加正向偏置的PV结结构，器件导通。 若对栅极施加负电压，则在浮栅208下方所述ZnO介质层203内形成ρ型区域，器件等效为 ρ-η-ρ-η结结构，器件截止。如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
权利要求
1.一种栅控ニ极管半导体存储器器件的制备方法，其特征在于具体步骤包括 提供ー个重掺杂的η型硅衬底；在所述η型硅衬底之上形成第一种绝缘薄膜； 在所述第一种绝缘薄膜之上形成ー层ZnO层； 刻蚀所述ZnO层形成有源区； 在所述ZnO介质层之上形成第二种绝缘薄膜； 刻蚀所述第二种绝缘薄膜形成窗ロ，该窗ロ位于ZnO有源区的一端； 在所述第二种绝缘薄膜上旋涂ー层具有第一种掺杂类型的旋涂介质，该旋涂介质与所述第二种绝缘薄膜的窗ロ处与ZnO接触；利用高温扩散エ艺在所述ZnO介质层内的所述第二种绝缘薄膜的窗ロ处形成具有第 ー种掺杂类型的掺杂区，即源区，其它部位的SiO因有第二种绝缘薄膜阻挡而未被掺杂； 剥除剰余的具有第一种掺杂类型的旋涂介质；通过光刻定义出图形，刻蚀所述第二种绝缘薄膜定义出漏区、沟道区的位置，其中漏区在ZnO有源区上与源区相反的一侧，沟道区在源区和漏区之间； 淀积形成第三种绝缘薄膜；淀积第一层导电材料作为浮栅导电材料，通过光刻及刻蚀，定义出浮栅导电材料的浮栅区图形，所述浮栅区图形为方块状，介于SiO有源区之上的源区和ZnO另一端边缘的漏区之间，所述浮栅区与源区不直接相邻，其间距为10纳米至100微米，所述浮栅区与ZnO的边缘距离为10纳米至100微米；覆盖所述浮栅及有源区的暴露部位形成第四种绝缘薄膜；刻蚀掉源区和漏区之上的所述第四种绝缘薄膜定义出漏极接触孔、源极接触孔的位置；淀积形成第二种导电薄膜并刻蚀所述第二种导电薄膜形成分別独立的漏极电极、栅极电极、源极电扱，其中源极电极通过源极接触孔接触到浮栅区的一侧的源区上，漏区电极通过漏区接触孔接触到浮栅区的另ー侧的ZnO漏区上，栅极电极覆盖在所述浮栅区之上的未被刻蚀的第四种绝缘薄膜之上。
2.根据权利要求1所述的栅控ニ极管半导体存储器器件的制备方法，其特征在干，所述的第一种绝缘薄膜为氧化硅，其厚度范围为1-500纳米。
3.根据权利要求1所述的栅控ニ极管半导体存储器器件的制备方法，其特征在干，所述的第二种绝缘薄膜为氧化硅或者氮化硅。
4.根据权利要求1所述的栅控ニ极管半导体存储器器件的制备方法，其特征在干，所述的第三种、第四种绝缘薄膜为Si02、Si3N4或者HfO2高介电常数材料。
5.根据权利要求1所述的栅控ニ极管半导体存储器器件的制造方法，其特征在干，所述的ZnO介质层的厚度范围为1-100纳米。
6.根据权利要求1所述的栅控ニ极管半导体存储器器件的制备方法，其特征在干，所述的第一、ニ种导电薄膜为重掺杂多晶硅、铜、钨、铝、氮化钛或者为氮化钽。
7.根据权利要求1所述的栅控ニ极管半导体存储器器件的制备方法，其特征在干，所述的第一种掺杂类型为P型掺杂。
全文摘要
本发明属于半导体存储器器件制造技术领域，具体公开了一种栅控二极管半导体存储器器件的制备方法。本发明中，当浮栅电压较高时，浮栅下面的沟道是n型，器件就是简单的栅控pn结结构；通过背栅控制ZnO薄膜的有效n型浓度，通过浮栅实现将n型ZnO反型为p型，又用NiO作为p型半导体，形成n-p-n-p的掺杂结构。浮栅内的电荷多少又决定了这个器件的阈值电压，从而实现了存储器的功能。本发明工艺过程简单、制造成本低，所制造的存储器器件具有大驱动电流、小亚阈值摆幅的优点，特别适用于基于柔性衬底的存储器器件以及平板显示、浮栅存储器等器件的制造中。
文档编号H01L21/8254GK102543891SQ201210001549
公开日2012年7月4日 申请日期2012年1月5日 优先权日2012年1月5日
发明者孙清清, 张卫, 曹成伟, 王鹏飞 申请人:复旦大学