专利名称：多层陶瓷电子元件及其制备方法
技术领域：
本发明涉及一种多层陶瓷电子元件及其制备方法，能够通过减少烧制后结构缺陷(如孔、裂缝等)的出现而增强其可靠性。
背景技术：
近来，随着电器和电子产品微型化、轻便化及多功能化的迅速发展，多层陶瓷电子元件的微型化和高电容化，特别是应用于电器和电子产品的多层陶瓷电容(MLCC)也获得了发展。因此，应用于多层陶瓷电容的电介质层日益变薄并高度多层化。开发超容量多层陶瓷电容要考虑的重点是根据应用电压执行电容和确保高可靠性。通常，所述多层陶瓷电容的可靠性由对热态绝缘电阻(heat insulationresistance)和湿态绝缘电阻(humidity insulation resistance)的评价结果决定。热态绝缘电阻主要取决于材料方面(例如，制备电容的电介质和内部电极的退化特性、细小的结构缺陷等)。另外，湿态绝缘电阻取决于结构方面(例如，在压缩/切削时出现的结构缺陷如孔或剥离，在内部电极的未使用区域或烧制后的层间容易出现的裂缝等，以及外部电极内的孔等)。众所周知的是由于使用直流电源，在多层陶瓷电容中，湿态绝缘电阻是低绝缘电阻(IR low)的直接起因。尤其是，该现象会频繁发生在通过堆叠数百或更多层的超薄电介质层制备的小型的、超容量的多层陶瓷电容中。
发明内容
本发明一方面提供一种多层陶瓷电子元件及其制备方法，能够通过减少烧制后结构缺陷(如孔、裂缝等)的出现而增强其可靠性。根据本发明的一个方面，提供了一种多层陶瓷电子元件，该多层陶瓷电子元件包括活性层，其中由含有平均颗粒尺寸为100-300nm的陶瓷粉的电介质组合物形成的电介质层和内部电极层交替堆叠；形成于所述活性层顶面和底面中的至少一面上且由含有与所述活性层的陶瓷粉相同的陶瓷粉的电介质组合物形成的覆盖层，所述陶瓷粉的平均颗粒尺寸为50-250nm ；以及与内部电极层电连接的外部电极。形成所述覆盖层的所述陶瓷粉的平均颗粒尺寸可以比形成所述活性层的陶瓷粉的平均颗粒尺寸小50-100nm。
所述陶瓷粉可以为选自由钛酸钡(BaTiO3)基材料、铅复合钙钛矿基材料(leadcomposite perovskite-based material)和钦酸银(SrTiO3)基材料组成的组中的至少一种。
所述覆盖层可以比所述活性层的所述电介质层厚3-10倍。所述电介质层可以具有O. 5-1. 5 μ m的厚度。所述电介质组合物可以进一步含有氧化镁(MgO)、稀土氧化物、氧化锰(MnO)和硼娃酸盐基玻璃(borosilicate-based glass)。所述稀土氧化物可以为选自由氧化钇(Y2O3)、氧化钦(Ho2O3)、氧化镝(Dy2O3)和氧化镱(Yb2O3)组成的组中的至少一种。根据本发明的另一方面，提供了多层陶瓷电子元件的制备方法，该方法包括制备活性层，其中，交替堆叠由含有平均颗粒尺寸为100-300nm的陶瓷粉的电介质组合物形成的电介质层和内部电极层；制备由含有与所述活性层的陶瓷粉相同的陶瓷粉的电介质组合物形成的覆盖层，所述陶瓷粉的平均颗粒尺寸为50-250nm ;通过在所述活性层顶面和底面中的至少一面上堆叠所述覆盖层而形成薄片制品(laminate);通过切削所述薄片制品制备绿色芯片(green chip);然后通过烧制所述绿色芯片制备陶瓷烧结体(ceramicsintered body)。
以下结合附图
的详细描述将使本发明的上述和其它方面、特征和其它优点更清晰地被理解，其中图I是根据本发明的实施方式的多层陶瓷电容的示意图；图2为沿图I的A-A’线的所述多层陶瓷电容的横截面示图；以及图3为表示根据本发明另一实施方式的多层陶瓷电容的制备方法的工艺流程图。
具体实施例方式下面将结合附图对本发明的具体实施方式
进行详细描述。但是，本发明可以呈现多种不同的形式，且不应该理解成受限于此处提出的实施方式。更确切地，提供这些实施方式以便使得本发明全面和完整地公开，并将本发明的范围充分地传达给本领域技术人员。在附图中，为了清楚，元件的形状和尺寸可以扩大，并且全文中以相同的参考数字表示相同的或相似的元件。图I为表示根据本发明实施方式的多层陶瓷电容的示意图，且图2为沿图I的A-A’线的所述多层陶瓷电容的横截面示图。参考图I和图2，根据本发明实施方式的多层陶瓷电子元件，尤其是，多层陶瓷电容100包括活性层101，其中由含有平均颗粒尺寸为100-300nm的陶瓷粉的电介质组合物形成的电介质层111和内部电极层112交替堆叠；形成于所述活性层101顶面和底面至少一面上且由含有与所述活性层101的陶瓷粉相同的陶瓷粉的电介质组合物形成的覆盖层102，所述陶瓷粉的平均颗粒尺寸为50-250nm;以及与内部电极层112电连接的外部电极120a 和 120b。在下文中，将详细描述作为多层陶瓷电子元件实例的多层陶瓷电容。
一般地，通过交替地堆叠陶瓷电介质层和金属内部电极层来配置所述多层陶瓷电容。其间，通过堆叠厚于内部电介质层的电介质层形成最顶层与最底层。在这种情况下，与所述金属内部电极层相邻的内部电介质区域定义为所述活性层，且不与所述内部电极层相邻的最外面的电介质区域定义为所述覆盖层。一般地，所述活性层比所述覆盖层具有更好的烧结性，主要原因如下第一，在所述多层陶瓷电容的烧结过程中，从所述金属内部电极层引入电介质粉、陶瓷粉等到所述电介质层中，从而促进了所述活性层的烧结。第二，在烧结温度下，所述覆盖层比所述活性层具有相对更大量的残余碳，延迟了所述电介质粉的烧结。由于所述覆盖层与所述活性层烧结性的不同，会出现烧结收缩不匹配，从而可能造成所述覆盖层与所述活性层之间产生细小的裂缝。根据本发明的实施方式的多层陶瓷电容通过利用两种具有不同颗粒尺寸的陶瓷粉分别制备用于所述活性层101和所述覆盖层102的电介质组合物而制得，并压片(sheetcasting)和堆叠制得的电介质组合物，从而减小烧结性差异。所述陶瓷粉可以但不限于由具有高介电常数的陶瓷材料制得。例如，可以使用钛酸钡(BaTiO3)基材料、铅复合钙钛矿基材料和钛酸锶(SrTiO3)基材料等。具体地，对于用于形成所述活性层101的电介质组合物，可以使用平均颗粒尺寸为100-300nm的陶瓷粉尤其是钛酸钡(BaTiO3)。更进一步，对于用于形成所述覆盖层102的电介质组合物，可以使用平均颗粒尺寸为50-250nm的陶瓷粉尤其是钛酸钡(BaTiO3)。另外，用于形成所述覆盖层102的所述电介质组合物可以采用与所述活性层101的陶瓷粉相同的陶瓷粉，从而减少同时烧制时的烧结收缩不匹配。如上所述，根据本发明的实施方式，通过差异化用于形成所述活性层与所述覆盖层的陶瓷粉的颗粒尺寸，可以显著地减少烧制后结构缺陷(如孔、裂缝等)的出现。因此，根据本发明的实施方式，由于可以不出现结构缺陷(如孔、裂缝等)，可以增强所述多层陶瓷电容的可靠性。用于形成所述覆盖层的所述陶瓷粉的平均颗粒尺寸可以比用于形成所述活性层的陶瓷粉的平均颗粒尺寸小50-100nm。当颗粒尺寸间的差异在50nm以下时，烧结性的差异小，导致与使用具有相同颗粒尺寸陶瓷粉的情况相比，不能获得可靠性的增强。另外，当颗粒尺寸间的差异超过IOOnm时，增加了烧结性的差异，导致与根据相关领域的使用具有相同颗粒尺寸陶瓷粉的多层陶瓷电容相比，可靠性更差。同时，根据本发明的实施方式的所述多层陶瓷电子元件具有优异的可靠性、湿态 绝缘电阻和热态绝缘电阻。当使用具有相同颗粒尺寸的陶瓷粉时，烧制是在对致密烧结(densely sinter)所述活性层充分的温度范围内进行，如此以致于具有低烧结性的所述覆盖层相对地烧制不完全并有许多孔。因此，利用具有相同颗粒尺寸陶瓷粉的相关领域的多层陶瓷电容的湿态绝缘电阻会劣化。
另一方面，当在对致密烧结所述覆盖层充分的温度范围内进行烧制时，具有高烧结性的所述活性层相对地过烧制了，从而产生不均匀的细小结构。另外，所述金属内部电极层极度结块，如此以致于热态绝缘电阻会劣化。根据本发明的实施方式，通过差异化用于所述活性层101和所述覆盖层102的陶瓷粉的颗粒尺寸可以同时烧制所述活性层和所述覆盖层至均匀烧结。由于这样的烧结工序，减少了烧结收缩不匹配，从而防止孔和裂缝的出现，如此以致于可以制得具有优异的可靠性、湿态绝缘电阻和热态绝缘电阻的多层陶瓷电容。所述覆盖层102可以形成于所述活性层101顶面和底面中的至少一面上，且当所 述覆盖层102形成于所述活性层101顶面和底面两面上时，可以显著地降低裂缝出现率。所述覆盖层可以比所述活性层的所述电介质层厚3-10倍，且对所述电介质层的厚度没有特别地限定。但是，单个电介质层的厚度可以为I. 5iim，优选地，0. 5-1. 5iim，从而实现超薄高容量电容。根据本发明的实施方式，用于制备所述活性层101的电介质组合物和用于制备所述覆盖层102的电介质组合物各自含有作为陶瓷电介质材料的钛酸钡(BaTiO3),且剩余的陶瓷添加剂粉末可以均等地应用于两种组合物。在两种组合物中，所述陶瓷添加剂粉末的组成和尺寸可以相同。所述电介质组合物可以进一步包括氧化镁(MgO)、稀土氧化物、氧化锰(MnO)和硼
硅酸盐基玻璃。对所述稀土氧化物没有特别地限定。例如，所述稀土氧化物可以为选自由氧化钇(Y2O3)、氧化钦(Ho2O3)、氧化镝(Dy2O3)和氧化镱(Yb2O3)组成的组中的至少一种。根据本发明的目的，所述电介质组合物的含量可以多种多样。例如，相对于100分子量份(parts by molecular weight)的所述陶瓷粉,所述电介质组合物的含量可以为0. 5-2. 0分子量份的氧化镁(MgO)、0. 1-1. 0分子量份的稀土氧化物、0. 05-1. 0分子量份的氧化锰(MnO)、I. 0-3. 0分子量份的硼硅酸盐基玻璃。如上所述，根据本发明的实施方式的所述多层陶瓷电容，包括含有所述活性层101和所述覆盖层102的陶瓷烧结体110以及形成于所述陶瓷烧结体110外部并与所述内部电极层电连接的外部电极120a和120b。所述活性层101具有电介质层111和内部电极层112交替堆叠的结构且所述覆盖层102利用颗粒尺寸与用于所述活性层101的陶瓷粉的颗粒尺寸不同的陶瓷粉而制得。因此，根据本发明的实施方式，用于所述活性层和所述覆盖层的陶瓷粉的颗粒尺寸相互不同，从而可以均匀烧结所述活性层和所述覆盖层。结果，可以减少结构缺陷(如孔、裂缝等)，由此可以获得具有优异可靠性的多层陶瓷电容。图3为表示根据本发明另一实施方式的多层陶瓷电容的制备方法的工艺流程图。参考图3，多层陶瓷电子元件的制备方法，特别是根据本发明的另一实施方式的多层陶瓷电容的制备方法可以包括制备活性层，其中，交替堆叠由含有平均颗粒尺寸为100-300nm的陶瓷粉的电介质组合物形成的电介质层和内部电极层；制备由含有与所述活性层的陶瓷粉相同的陶瓷粉的电介质组合物形成的覆盖层，所述陶瓷粉的平均颗粒尺寸为50-250nm ;通过在所述活性层顶面和底面中的至少一面上堆叠所述覆盖层而形成薄片制品；通过切削所述薄片制品制备绿色芯片(green chip);然后通过烧制所述绿色芯片制备陶瓷烧结体。
首先，可以制备活性层101，其中，交替堆叠由含有平均颗粒尺寸为100_300nm的陶瓷粉的电介质组合物形成的电介质层和内部电极层。在制备所述活性层101时，可以先制备多个如图3所描绘的生片(green sheet)。可以通过混合陶瓷粉、粘合剂和溶剂形成衆体,通过刮刀成膜法(doctor blademethod)将所述衆体制成数个Pm厚的薄片。更进一步，可以在所述生片上使用用于如(b)所描绘的内部电极的导电胶制得所述内部电极层112。如上所述，可以通过在所述生片上形成所述内部电极层112而制得所述活性层101，将所述生片与载体膜分开，并如(C)中所描绘地将多个生片相互重叠。然后，如(d)所描绘的，可以制备由含有与所述活性层101的陶瓷粉相同的陶瓷粉的电介质组合物制得的所述覆盖层102。其后，如(e)所描绘的，通过在所述活性层101顶面和底面种的至少一面上堆叠所述覆盖层102并在高温高压下压制而制得薄片制品。然后，如(f)所描绘的，通过切削处理将压制后的薄片制品切削至预定尺寸，从而制得如(g)所描绘的绿色芯片。其后，通过塑化、烧制和抛光制得所述陶瓷烧结体110，并进行所述外部电极120a和120b的制备与电镀工序，从而完成所述多层陶瓷电子元件，尤其是，多层陶瓷电容100的制备。根据本发明的实施方式，可以通过差异化用于所述活性层101和所述覆盖层102陶瓷粉的颗粒尺寸同时烧制所述活性层和所述覆盖层至均匀烧结。由于这样的烧结过程，减少了烧结收缩不匹配，从而防止孔和裂缝的出现，如此以致于可以制得具有优异的可靠性、湿态绝缘电阻和热态绝缘电阻的多层陶瓷电容。在下文中，将根据实施例和对比例更详细地描述本发明的实施方式，但是本发明的范围并不限于此。实施例1-20在根据本发明实施方式的实施例1-20中，先将两种含有不同颗粒尺寸的钛酸钡(BaTiO3)的电介质组合物中的每一种混合并分散在有机溶剂中。然后，通过添加有机粘合剂形成浆体并将浆体涂成厚度约为2 Pm的膜来制备用于所述活性层和所述覆盖层的成型薄片(molding sheet)。然后，将镍(Ni)内部电极胶印到用于所述活性层的电介质薄片上，并将其上印有内部电极的所述电介质薄片堆叠成100层的薄片制品。其后，此外，再将用于覆盖层的电介质薄片堆叠在所述薄片制品的顶部和底部。其后，将所述薄片制品进行冷等静压和切削，从而制得样品。在300°C下热处理该样品4h以除去有机粘合剂、分散剂等并使用焚烧装置控制温度和气氛在1050-1150°C范围内烧结该样品。在这种情况下，控制烧制气氛中的氧分压为10_9_10_13个标准大气压。通过使用铜(Cu)使烧结样品在700-900°C下进行电极烧制以制得外部电极并在电极烧制后通过进行电镀工序完成样品的制备。下表I表示本发明的电介质组合物，且利用所述电介质组合物制得的实施例1-20的多层陶瓷电容样品的关于电特性和可靠性的评价结果见表2。对比例1-13根据对比例1-13的多层陶瓷电容通过与实施例1-20相同的制备方法制得，除了用于所述活性层的所述钛酸钡(BaTiO3)和用于所述覆盖层的所述钛酸钡(BaTiO3)的两种颗粒尺寸的差异的不同，使得其偏离本发明的范围。将根据对比例 1-13的多层陶瓷电容的电特性和可靠性的评价结果与实施例1-20的电特性和可靠性的评价结果进行比较。表I
主要成分次要成分添加剂(相对丁_100分子量份的分子量份数)
组合物名称钛酸钡氧化镁~一~氧化 乙~~氧化猛~硼硅酸盐基玻璃
__(BaTiO3) (MgO) (Y2O3) (MnO) (Li2O-B2O3-SiO2)
A100L5LO03L5
B100L5LO03LO
C100LO05OlZO
D100LO05OlL5
E100LO05OlLO表权利要求
1.多层陶瓷电子元件，该多层陶瓷电子元件包括 活性层，其中由含有平均颗粒尺寸为100-300nm的陶瓷粉的电介质组合物形成的电介质层和内部电极层交替堆叠； 形成于所述活性层顶面和底面中的至少一面上且由含有与所述活性层的陶瓷粉相同的陶瓷粉的电介质组合物形成的覆盖层，所述陶瓷粉的平均颗粒尺寸为50-250nm ； 以及与内部电极层电连接的外部电极。
2.根据权利要求I所述的多层陶瓷电子元件，其中，形成所述覆盖层的所述陶瓷粉的平均颗粒尺寸比形成所述活性层的所述陶瓷粉的平均颗粒尺寸小50-100nm。
3.根据权利要求I所述的多层陶瓷电子元件，其中，所述陶瓷粉为选自由钛酸钡基材料、铅复合I丐钦矿基材料和钦酸银基材料组成的组中的至少一种。
4.根据权利要求I所述的多层陶瓷电子元件，其中，所述覆盖层比所述活性层的所述电介质层厚3-10倍。
5.根据权利要求I所述的多层陶瓷电子元件，其中，所述电介质层具有0.5-1. 5 y m的厚度。
6.根据权利要求I所述的多层陶瓷电子元件，其中，所述电介质组合物进一步含有氧化镁、稀土氧化物、氧化锰和硼硅酸盐基玻璃。
7.根据权利要求6所述的多层陶瓷电子元件，其中，所述稀土氧化物为选自由氧化钇、氧化钦、氧化镝和氧化镱组成的组中的至少一种。
8.多层陶瓷电子元件的制备方法，该方法包括 制备活性层，其中，交替堆叠由含有平均颗粒尺寸为100-300nm的陶瓷粉的电介质组合物形成的电介质层和内部电极层； 制备由含有与所述活性层的陶瓷粉相同的陶瓷粉的电介质组合物形成的覆盖层，所述陶瓷粉的平均颗粒尺寸为50-250nm ； 通过在所述活性层顶面和底面中的至少一面上堆叠所述覆盖层而形成薄片制品； 通过切削所述薄片制品制备绿色芯片；以及 通过烧制所述绿色芯片制备陶瓷烧结体。
9.根据权利要求8所述的方法，其中，形成所述覆盖层的所述陶瓷粉的平均颗粒尺寸比形成所述活性层的所述陶瓷粉的平均颗粒尺寸小50-100nm。
10.根据权利要求8所述的方法，其中，所述陶瓷粉为选自由钛酸钡基材料、铅复合钙钦矿基材料和钦酸银基材料组成的组中的至少一种。
11.根据权利要求8所述的方法，其中，所述覆盖层比所述活性层的所述电介质层厚3-10 倍。
12.根据权利要求8所述的方法，其中，所述电介质层具有0.5-1. 5 u m的厚度。
13.根据权利要求8所述的方法，其中，所述电介质组合物进一步含有氧化镁、稀土氧化物、氧化锰和硼硅酸盐基玻璃。
14.根据权利要求13所述的方法，其中，所述稀土氧化物为选自由氧化钇、氧化钦、氧化镝和氧化镱组成的组中的至少一种。
全文摘要
在此提供了一种多层陶瓷电子元件及其制备方法。所述多层陶瓷电子元件包括活性层，其中由含有平均颗粒尺寸为100-300nm的陶瓷粉的电介质组合物形成的电介质层和内部电极层交替堆叠；形成于活性层顶面和底面至少一面上且由含有与所述活性层的陶瓷粉相同的陶瓷粉的电介质组合物制得的覆盖层，所述陶瓷粉的平均颗粒尺寸为50-250nm；以及与内部电极层电连接的外部电极。根据本发明实施方式的多层陶瓷电子元件同时烧制至均匀烧结以减少烧结收缩不匹配，从而增强可靠性。
文档编号H01G4/30GK102637527SQ20121002855
公开日2012年8月15日 申请日期2012年2月9日 优先权日2011年2月9日
发明者孙圣范, 权祥勋, 洪旻熙, 许康宪, 金辉荣 申请人:三星电机株式会社