专利名称：半导体封装方法
技术领域：
本发明属于半导体制造领域技术，尤其涉及一种半导体封装方法。
背景技术：
晶圆级封装(Wafer Level Packaging,WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic LeadlessChip Carrier)等模式,顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。现有的晶圆级封装技术中，例如是感光芯片的封装，其感光的感光区常受其上的透明基板的影响，使得光线的接收与发射不顺利，从而影响芯片的整体性能。
发明内容
本发明的目的在于提供一种半导体封装方法。为实现上述发明目的，本发明提供一种半导体封装方法，该方法包括以下步骤 提供一基板，其包括上表面以及与上表面相背的下表面，所述基板上包括感光区，以及
与所述感光区电性连接的焊垫；
提供一临时基板，在所述临时基板上形成收容空间，所述收容空间至少可容纳所述感光区；
在所述临时基板形成有收容空间的一面上设置粘合剂，并将其贴合在所述基板的上表面上，所述感光区位于所述收容空间内；
自所述基板的下表面形成暴露出所述焊垫的孔洞；
在所述孔洞内形成与所述焊垫电性连接的导电介质；
将所述基板与所述临时基板剥离。作为本发明的进一步改进，所述“在所述孔洞内形成与所述焊垫电性连接的导电介质”步骤具体包括
在所述孔洞的侧壁及底部上形成绝缘层；
移除所述孔洞底部上的绝缘层以暴露出所述焊垫；
在所述孔洞的侧壁及底部上形成与所述焊垫电性连接的导电介质。作为本发明的进一步改进，该方法还包括
在所述基板的下表面上形成绝缘层，并将所述孔洞内的导电介质延伸至下表面部分的绝缘层上；
在所述基板的下表面的导电介质上形成防焊层；
在所述防焊层上形成部分暴露出所述导电介质的开口，并通过所述开口形成与所述导电介质电性连接的焊接凸点或触点阵列。作为本发明的进一步改进，在“将所述基板与所述临时基板剥离”具体包括切割所述基板和所述临时基板为多个芯片；分别将多个芯片上的所述基板与所述临时基板剥离。作为本发明的进一步改进，所述孔洞的靠近所述基板下表面的开口的口径大于所述孔洞的靠近所述基板上表面的开口的口径。上述发明目的还可以通过以下方法解决，提供一种半导体封装方法，该方法包括以下步骤
提供一基板，其包括上表面以及与上表面相背的下表面，所述基板上包括感光区，以及与所述感光区电性连接的焊垫；
提供一临时基板，并在所述临时基板上形成阻隔墙，所述阻隔墙与所述临时基板形成一收容空间，所述收容空间至少可容纳所述感光区；
在所述形成的阻隔墙上设置粘合剂，并将所述临时基板制作有阻隔墙的一面贴合在所述基板的上表面上，所述感光区位于所述收容空间内；
自所述基板的下表面形成暴露出所述焊垫的孔洞；
在所述孔洞内形成与所述焊垫电性连接的导电介质；
将所述基板与所述临时基板剥离。作为本发明的进一步改进，所述“在所述临时基板上形成阻隔墙”步骤具体包括 在所述临时基板上旋涂一粘着胶，并光刻所述粘着胶形成所述阻隔墙。作为本发明的进一步改进，所述“在所述孔洞内形成与所述焊垫电性连接的导电介质”步骤具体包括
在所述孔洞的侧壁及底部上形成绝缘层；
移除所述孔洞底部上的绝缘层以暴露出所述焊垫；
在所述孔洞的侧壁及底部上形成与所述焊垫电性连接的导电介质。作为本发明的进一步改进，该方法还包括
在所述基板的下表面上形成绝缘层，并将所述孔洞内的导电介质延伸至下表面部分的绝缘层上；
在所述基板的下表面的导电介质上形成防焊层；
在所述防焊层上形成部分暴露出所述导电介质的开口，并通过所述开口形成与所述导电介质电性连接的焊接凸点或触点阵列。作为本发明的进一步改进，在“将所述基板与所述临时基板剥离”具体包括切割所述基板和所述临时基板为多个芯片；分别将多个芯片上的所述基板与所述临时基板剥离。作为本发明的进一步改进，所述孔洞的靠近所述基板下表面的开口的口径大于所述孔洞的靠近所述基板上表面的开口的口径。与现有技术相比，本发明移除了感光区其上的透明基板，使得光线的接收与发射顺利，提高芯片的整体性能。
图I是本发明第一实施方式封装结构的形成有收容空间的临时基板的结构示意图2是在图I所示的临时基板上设置粘合剂的结构示意图3是本发明第一实施方式封装结构的基板与临时基板配合的结构示意图4是在图3所示的结构中，自基板上制作暴露焊垫的结构示意图5是在图4所示的结构中，于孔洞内制作绝缘层的结构示意图6是在图5所示的结构中，将孔洞底部的绝缘层去除以暴露出焊垫的结构示意图； 图7是在图6所示的结构中，在孔洞内制作与焊垫电性连接的导电介质的结构示意
图8是在图7所示的结构中，制作与外界PCB板连接的焊接凸点的结构示意图9是本发明第一实施方式封装结构封装完成的结构示意图10是本发明第一实施方式的半导体封装方法的流程图11是本发明第二实施方式封装结构的临时基板上附着粘着胶的结构示意图12是在图11所示的临时基板光刻粘着胶形成阻隔墙的结构示意图13是本发明第二实施方式封装结构的在阻隔墙上设置粘合剂的结构示意图14是本发明第二实施方式封装结构的基板与临时基板配合的结构示意图15是在图14所示的结构中，自基板上制作暴露焊垫的结构示意图16是在图15所示的结构中，于孔洞内制作绝缘层的结构示意图17是在图16所示的结构中，将孔洞底部的绝缘层去除以暴露出焊垫的结构示意
图18是在17所示的结构中，在孔洞内制作与焊垫电性连接的导电介质的结构示意
图19是在图18所示的结构中，制作与外接PCB板连接的焊接凸点的结构示意图20是采用本发明封装结构的半导体模组一实施方式的结构示意图21是采用本发明封装结构的半导体模组又一实施方式的结构示意图22是本发明第一实施方式的半导体封装方法的流程图。
具体实施例方式以下将结合附图所示的具体实施方式
对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。此外，在不同实施方式中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施方式及/或结构之间具有任何关联性。另外，本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便， 而没有实质上先后顺序的联系。各具体实施方式
中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。参图I至图9，显示本发明第一实施方式的封装结构的一系列制程剖面图。以下首先介绍本发明半导体封装方法制得的半导体封装结构的一实施方式，该封装结构包括基板
10、孔洞13以及形成于孔洞13内的导电介质15。基板具有上表面IOOa以及与上表面IOOa相对的下表面100b，其上包括感光区 12，以及与感光区12电性连接的焊垫11。应当理解的是，这里所说的感光区12和/或焊垫11可以是设置于基板10的一侧表面或者是部分/全部位于基板10内部。并且，所说的上表面IOOa和下表面IOOb不具有三维位置上的含义，所说的感光区12和焊垫11通常制作在上表面上,或者基板内相对靠近上表面IOOa处。焊垫11的材质一般为金属材料，例如是铝、铜、金、或其相似物、或其任意两种或多种的组合。孔洞13自基板10的下表面IOOb朝上表面IOOa延伸，并暴露出焊垫11。该孔洞 13的靠近下表面IOOb的开口的口径大于其靠近上表面IOOa的开口的口径。作为优选的实施方式，这里所说的孔洞13的侧壁与基板10的表面之间的一夹角α小于或等于90度。孔洞13的开口可以具有各种形状，例如是圆形、椭圆形、正方形或长方形等。当开口为圆形时，上述口径即为圆形开口的直径。导电介质15形成于孔洞13内，并与焊垫11电性连接。应当理解的是，本发明实施方式中提到的感光区12是一个上位化的概念，其可以是在基板10上制作的功能电路，也可以包括晶片。这里所说的功能电路/晶片可以包括逻辑运算电路/晶片，微机电系统电路/晶片、微流体系统电路/晶片、或利用热、光线及压力等物理变化量来测量的物理感测电路/晶片、射频电路/元件晶片等。在此实施方式中， 该感光区12制作有感光电路，在此情形下，可选择于该感光区12上设置光学透镜(图未标示)。光学透镜可包括透镜阵列。这样，可以大大减小透明基板对感光区12的影响，提升封装结构品质。参照图20和图21，为采用本发明封装结构的半导体模组的两种实施方式，其都包括了一半导体封装结构、一镜头组件，其中，所说的镜头组件包括镜头容器51，以及固定设置在镜头容器51内的至少一个镜头52。不同的是，图20中通过BGA封装，即通过锡球17 实现半导体模组与PCB板40的连接；而图21中通过LGA封装，即通过触点阵列18实现半导体模组与PCB板40的连接。配合参照图10，以下介绍本发明第一实施方式的封装结构的封装方法。Sll提供一基板10,其包括上表面IOOa以及与上表面IOOa相背的下表面100b。 基板10的材质可以包括半导体材料、陶瓷材料或高分子材料等。在一实施例中，基板10可以是硅基底。在另一实施例中，基板10可以是硅晶圆，并较佳以晶圆级封装配合切割步骤， 以同时形成出多个半导体封装结构，可节约制程成本与时间。其中，在本实施方式中，该基板米用娃晶圆。该基板上还包括感光区12以及与感光区12电性连接的焊垫11。S12提供一临时基板20，该临时基板20的材质可以包括半导体材料、陶瓷材料或金属材料等。并在该临时基板20上通过光刻、蚀刻形成收容空间21，该收容空间21至少可容纳感光区12。S13接着，在该临时基板20形成有收容空间21的一面上设置粘合剂30，并将其贴合在基板10的上表面IOOa上。粘合剂30较佳选用可轻易移除的材质，例如可通过能量的施加而使之断键，有助于临时基板20自基板10上移除。在本实施方式中，可例如以加热方式移除粘合剂30。并且，粘合剂较佳地采用透光材质，这样，在封装完成后可以通过透明的粘合剂检测图案区域的好坏，节约成本。
优选的，在本实施方式中，粘合剂30仅仅设置在临时基板20上收容空间21之外的位置(即收容空间21的侧壁及底部上不设置有粘合剂30)。当临时基板20与基板10互相贴合时，基板10上的感光区12完全被容纳进收容空间21内，基板上的感光区12与收容空间21的侧壁及底部不接触。S14随后，自基板10的下表面IOOb移除部分的基板，以形成暴露出焊垫11的孔洞 13，具体地，可以通过光刻，蚀刻等半导体工艺制得。在本实施方式中，孔洞13的靠近下表面IOOb的开口的口径大于孔洞13靠近上表面IOOa的开口的口径，而具有圆锥或角锥的轮廓，且具有陡峭侧壁。在具体的工艺中，可调整蚀刻制程中的功率、压力、蚀刻气体/液体的浓度等制程参数以获得上述的孔洞13结构。S15在孔洞13形成之后，于孔洞13内形成与焊垫11电性连接的导电介质15。具体地
首先在孔洞13的侧壁及底部上形成绝缘层14。绝缘层14的材质例如包括环氧树脂、 防焊材料或其它适合的绝缘物质，例如无机材料的氧化硅层、氮化硅层、氮氧化硅层、金属氧化物或前述的组合；或亦可为有机高分子材料的聚酰亚胺树脂、苯环丁烯、聚对二甲苯、 萘聚合物、氟碳化物、丙烯酸酯等。绝缘层14的形成方式可包含涂布方式，例如，旋转涂布、 喷涂，或其它适合的沉积方式，例如，物理气相沉积、化学气相沉积。接着，移除孔洞13底部上的绝缘层14以暴露出焊垫11。由于孔洞13的靠近下表面IOOb的开口的口径大于孔洞13靠近上表面IOOa的开口的口径，所以可以更加方便地移除孔洞13底部上的绝缘层14，进一步降低工艺难度。然后，在孔洞13的侧壁及底部上形成与焊垫11电性连接的导电介质15。导电介质15与焊垫11电性接触，因此亦与感光区12电性连接。导电介质15的材质可以包括铜、 铝、金、钼或其组合。导电介质15可以通过电镀、无电镀、物理气相沉积、化学气相沉积等常见的半导体制程工艺形成。为了使得到的封装结构实现与外接PCB板40的连接，本实施方式中，还需要进行以下的步骤
在基板10的下表面上也形成绝缘层14，并且在形成孔洞13内的导电介质15时，将该导电介质15延伸至基板10下表面IOOb部分的绝缘层14上。在基板10的下表面IOOb的导电介质15上形成防焊层16，该防焊层16实质上也充斥在孔洞13内。蚀刻该防焊层16形成部分暴露出导电介质15的开口(图未标示)，并将锡料植入该开口内，形成与导电介质15电性连接的焊接凸点17 (BGA)或触点阵列(LGA)，用于与外接PCB板40连接，优选地，使用触点阵列可优化成像质量。S16最后把基板和临时基板(本实施方式中为娃晶圆，并且采用晶圆级封装工艺) 进行切割为多个芯片，即是得到互相分离的封装结构，并且，通过加热粘合剂30分别将多个芯片上的基板与临时基板20剥离，得到最终的芯片封装结构。配合参照图11至图19，以及图22，介绍本发明半导体封装方法的第二实施方式。S21提供一基板10，其具有上表面IOOa以及与上表面IOOa相背的下表面100b，基板10上包括感光区12，以及与感光区12电性连接的焊垫11。S22提供一临时基板202，该临时基板202上旋涂一薄粘着胶201，并通过光刻工艺形成一阻隔墙，该阻隔墙与临时基板202之间形成一收容空间21，该收容空间21至少可容纳感光区12。S23在形成的阻隔墙表面附着一粘合剂，并将该临时基板202贴合在基板10的上表面IOOa上。S24接着，自基板10的下表面IOOb形成暴露出焊垫11的孔洞13。S25在孔洞13内形成与焊垫11电性连接的导电介质15。S26把基板10和临时基板(本实施方式中为硅晶圆，并且采用晶圆级封装工艺)进行切割为多个芯片，即是得到互相分离的封装结构，并且，通过加热粘合剂分别将多个芯片上的基板10和临时基板202剥尚，得到最终的芯片封装结构。从上面可以看出这里介绍的本发明半导体封装方法的第二实施方式与第一实施方式的区别仅在于临时基板上容纳感光区的收容空间21的形成方式，所以在此，对其它相同或者类似的工艺步骤不做赘述。本发明通过上述实施方式，具有以下有益效果通过在临时基板上设置一可容纳基板上感光区的收容空间，使粘合剂等不与感光区接触，避免了后续移除临时基板过程中可能对感光区造成的伤害，提升了封装结构性能，提闻了封装的良率。在移除临时基板和粘合剂之前，先将基板进行切割得到互相分离的封装结构，将对芯片体的外力影响降低，有利于进一步提高封装结构的性能。应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
权利要求
1.一种半导体封装方法，其特征在于，该方法包括以下步骤提供一基板，其包括上表面以及与上表面相背的下表面，所述基板上包括感光区，以及与所述感光区电性连接的焊垫；提供一临时基板，在所述临时基板上形成收容空间，所述收容空间至少可容纳所述感光区；在所述临时基板形成有收容空间的一面上设置粘合剂，并将其贴合在所述基板的上表面上，所述感光区位于所述收容空间内；自所述基板的下表面形成暴露出所述焊垫的孔洞；在所述孔洞内形成与所述焊垫电性连接的导电介质；将所述基板与所述临时基板剥离。
2.根据权利要求I所述的封装方法，其特征在于，所述“在所述孔洞内形成与所述焊垫电性连接的导电介质”步骤具体包括在所述孔洞的侧壁及底部上形成绝缘层；移除所述孔洞底部上的绝缘层以暴露出所述焊垫；在所述孔洞的侧壁及底部上形成与所述焊垫电性连接的导电介质。
3.根据权利要求I所述的封装方法，其特征在于，该方法还包括在所述基板的下表面上形成绝缘层，并将所述孔洞内的导电介质延伸至下表面部分的绝缘层上；在所述基板的下表面的导电介质上形成防焊层；在所述防焊层上形成部分暴露出所述导电介质的开口，并通过所述开口形成与所述导电介质电性连接的焊接凸点或触点阵列。
4.根据权利要求I所述的封装方法，其特征在于，在“将所述基板与所述临时基板剥离”具体包括切割所述基板和所述临时基板为多个芯片；分别将多个芯片上的所述基板与所述临时基板剥离。
5.根据权利要求I所述的半导体封装方法，其特征在于，所述孔洞的靠近所述基板下表面的开口的口径大于所述孔洞的靠近所述基板上表面的开口的口径。
6.一种半导体封装方法，其特征在于，该方法包括以下步骤提供一基板，其包括上表面以及与上表面相背的下表面，所述基板上包括感光区，以及与所述感光区电性连接的焊垫；提供一临时基板，并在所述临时基板上形成阻隔墙，所述阻隔墙与所述临时基板形成一收容空间，所述收容空间至少可容纳所述感光区；在所述形成的阻隔墙上设置粘合剂，并将所述临时基板制作有阻隔墙的一面贴合在所述基板的上表面上，所述感光区位于所述收容空间内；自所述基板的下表面形成暴露出所述焊垫的孔洞；在所述孔洞内形成与所述焊垫电性连接的导电介质；将所述基板与所述临时基板剥离。
7.根据权利要求6所述的封装方法，其特征在于，所述“在所述临时基板上形成阻隔墙”步骤具体包括在所述临时基板上旋涂一粘着胶，并光刻所述粘着胶形成所述阻隔墙。
8.根据权利要求6所述的封装方法，其特征在于，所述“在所述孔洞内形成与所述焊垫电性连接的导电介质”步骤具体包括在所述孔洞的侧壁及底部上形成绝缘层；移除所述孔洞底部上的绝缘层以暴露出所述焊垫；在所述孔洞的侧壁及底部上形成与所述焊垫电性连接的导电介质。
9.根据权利要求6所述的封装方法，其特征在于，该方法还包括在所述基板的下表面上形成绝缘层，并将所述孔洞内的导电介质延伸至下表面部分的绝缘层上；在所述基板的下表面的导电介质上形成防焊层；在所述防焊层上形成部分暴露出所述导电介质的开口，并通过所述开口形成与所述导电介质电性连接的焊接凸点或触点阵列。
10.根据权利要求6所述的封装方法，其特征在于，在“将所述基板与所述临时基板剥离”具体包括切割所述基板和所述临时基板为多个芯片；分别将多个芯片上的所述基板与所述临时基板剥离。
11.根据权利要求6所述的封装方法，其特征在于，所述孔洞的靠近所述基板下表面的开口的口径大于所述孔洞的靠近所述基板上表面的开口的口径。
全文摘要
本发明揭示了一种半导体封装方法，包括以下步骤提供一基板，其包括上表面以及与上表面相背的下表面，所述基板上包括感光区，以及与所述感光区电性连接的焊垫；提供一临时基板，在所述临时基板上形成收容空间，所述收容空间至少可容纳所述感光区；在所述临时基板形成有收容空间的一面上设置粘合剂，并将其贴合在所述基板的上表面上，所述感光区位于所述收容空间内；自所述基板的下表面形成暴露出所述焊垫的孔洞；在所述孔洞内形成与所述焊垫电性连接的导电介质；将所述基板与所述临时基板剥离。与现有技术相比，本发明移除了感光区其上的透明基板，使得光线的接收与发射顺利，提高芯片的整体性能。
文档编号H01L27/146GK102610624SQ20121006468
公开日2012年7月25日 申请日期2012年3月13日 优先权日2012年3月13日
发明者俞国庆, 喻琼, 李海峰, 王之奇, 王文龙, 王蔚 申请人:苏州晶方半导体股份有限公司