一种形成氧化层的方法及半导体产品的制作方法
【专利摘要】本发明实施例提供了一种形成氧化层的方法及半导体产品，用以克服现有技术中在硅衬底的指定区域生长氧化层时出现鸟嘴现象的问题以及由鸟嘴现象导致的实际有源区的面积减小以及硅衬底表面的平整度的降低的问题。该方法包括：在硅衬底上需要形成氧化层的区域中刻蚀出至少两个沟槽；氧化所述沟槽的底部和侧壁，使得生长的氧化物填满沟槽且相邻沟槽之间的硅衬底完全被氧化。本发明实施例还提供一种半导体产品包括使用本发明实施例提供的一种形成氧化层的方法制造的氧化层。
【专利说明】一种形成氧化层的方法及半导体产品
【技术领域】
[0001]本发明涉及半导体芯片制造工艺【技术领域】，尤其涉及一种形成氧化层的方法及半导体产品。
【背景技术】
[0002]目前，在半导体芯片制造工艺中，在硅衬底的指定区域进行选择性的生长氧化层的方法主要是采用氮化硅将硅片上不需要生长氧化层的区域盖住，然后进行氧化。具体过程如图1所示，首先在硅衬底11上形成氧化垫层12和氮化硅层13，将硅衬底11上需要生长氧化物以形成氧化层的区域的氮化硅层13刻蚀掉，再进行氧化，使未被氮化硅层13覆盖的区域的硅被氧化生成二氧化硅而形成氧化层。
[0003]采用上述方法在硅衬底11的指定区域生长氧化物14时，由于氧化层的生长速率比较慢，需要生长很长时间，并且，由于氧化时温度较高，氧气会穿越已生长的氧化物向各个方向上扩散，因此覆盖在氮化硅层13下的硅的侧面有着轻微的氧化生长，由于硅氧化生成二氧化硅后体积膨胀，使得硅衬底11上覆盖的氧化垫层12和氮化硅层13的边缘受影响而向上翘起，形成鸟嘴现象，从而导致实际的有源区的面积减小以及硅衬底表面的平整度的降低。随着生长的氧化物14的厚度的增加，这种鸟嘴现象也逐渐变得严重。若采用上述方法在硅衬底上生长超厚的氧化层(厚度超过5 μ m的氧化层)会使得鸟嘴现象非常严重。
【发明内容】
[0004]本发明实施例提供了 一种形成氧化层的方法及半导体产品，用以克服现有技术中在硅衬底的指定区域生长氧化层时出现鸟嘴现象的问题。
[0005]基于上述问题，本发明实施例提供的一种形成氧化层的方法，包括:
[0006]在硅衬底上需要形成氧化层的区域中刻蚀出至少两个沟槽；
[0007]氧化所述沟槽的底部和侧壁，使得生长的氧化物填满沟槽且相邻沟槽之间的硅衬底完全被氧化。
[0008]本发明实施例提供的一种半导体产品包括使用本发明实施例提供的一种形成氧化层的方法制造的氧化层。
[0009]本发明实施例的有益效果包括:
[0010]本发明实施例提供的形成氧化层的方法及半导体产品，该方法通过在硅衬底上需要形成氧化层的区域中刻蚀出至少两个沟槽，通过氧化沟槽的底部和侧壁，使得生长的氧化物填满沟槽以及相邻沟槽间的硅衬底也被完全氧化，沟槽内和沟槽之间的氧化物形成了氧化层，这种工艺方法通过在需要形成氧化层的区域刻蚀出沟槽的方式以增大硅需要氧化的硅衬底与氧气接触的表面积，从而缩短了氧化层的生长时间，提高了氧化层的生长速率，较好地消除了现有氧化层生长工艺中出现的鸟嘴现象，克服了由于鸟嘴现象而导致的实际有源区的面积的减小以及硅衬底表面的平整度的降低的问题。【专利附图】
【附图说明】
[0011]图1为现有技术中在硅衬底的指定区域生长氧化层的示意图；
[0012]图2为本发明实施例提供的在衬底上生长掩膜层的示意图；
[0013]图3为本发明实施例提供的在掩膜层中刻蚀出的条纹状图形的示意图；
[0014]图4为本发明实施例提供的在硅衬底中刻蚀出的沟槽的示意图；
[0015]图5为本发明实施例提供的在完成氧化过程之后硅衬底及掩膜层的剖视图；
[0016]图6为本发明实施例提供的方法在去除掩膜层之后硅衬底的剖视图。
【具体实施方式】
[0017]下面结合说明书附图，对本发明实施例提供的一种形成氧化层的方法及半导体产品的【具体实施方式】进行说明。
[0018]本发明实施例提供的一种形成氧化层的方法，具体包括以下步骤:
[0019]首先在硅衬底上需要形成氧化层的区域中刻蚀出至少两个沟槽，然后再对各沟槽侧壁和底部进行氧化，使得生长的氧化物填满沟槽且相邻沟槽之间的硅衬底完全被氧化。
[0020]其中，如图2所示，在硅衬底11上生长掩膜层的具体步骤为:首先在硅衬底11上生长氧化垫层12，然后在氧化垫层12上生长氮化硅层13。
[0021]如图3所示，利用光刻、刻蚀工艺在硅衬底11上需要形成氧化层的区域的对应的掩膜层的区域中刻蚀出图形。具体做法为:在硅衬底11上需要形成氧化层的区域所对应的掩膜层的区域中，刻蚀掉一部分掩膜层，使得刻蚀掉的掩膜层的区域与未被刻蚀的掩膜层的区域相互间隔，呈线条纹状分布的图形。其中，刻蚀掉的掩膜层的区域对应着将要形成沟槽的区域，未被刻蚀掉的掩膜层的区域对应着沟槽与沟槽之间的区域。
[0022]然后，利用刻蚀出图形的掩膜层做屏蔽，在硅衬底11种刻蚀出沟槽。如图4所示，刻蚀掉的掩膜层的区域继续刻蚀形成沟槽区域，而未被刻蚀掉的掩膜层下的硅衬底11被保留下来，使得在氧化时，相邻两个沟槽之间的硅衬底11被完全氧化时，所生成的氧化物能够填满沟槽。
[0023]由于硅材料被氧化时，生成I μ m厚的氧化物，需要消耗掉大约0.46 μ m厚的硅，所以，较佳地，在本发明实施例中，如图4所示，沟槽的宽度a和与之相邻的沟槽间硅衬底11的宽度b之比为0.54:0.46，这样可以使得相邻沟槽之间的硅衬底11在后续氧化过程中被氧化生成氧化物时，生成的氧化物的宽度可以刚好完全填满沟槽。
[0024]由于在后续氧化过程中，在相邻沟槽之间的硅衬底11被氧化的同时，沟槽的底部也被氧化，因此，在硅衬底11中刻蚀出的沟槽的深度d为需要生长的氧化层的厚度减去
a/2 ο
[0025]进一步地，在光刻和刻蚀的工艺能力允许的范围内，可以按比例尽可能地减小a和b的值，即沟槽和与之相邻的沟槽间的衬底，二者要在比例保持不变的情况下，尽可能地窄，换言之，在相同的衬底面积上，尽可能多地刻蚀出沟槽，这可以进一步地增大硅衬底11上需要形成氧化层的区域与氧气接触的表面积，使得氧化层生长速度更快，效率更高，更好地避免鸟嘴现象的发生。
[0026]本发明实施例在具体实施过程中，较佳地，硅衬底11中沟槽的深度d与沟槽的宽度a之比不超过20，这样，硅衬底11中沟槽的深度d确定后，沟槽的宽度a的最小值就可以确定下来。即当沟槽深度d为5 μ m时，沟槽的宽度a不小于0.2 μ m。
[0027]经实验证明，当硅衬底11上沟槽的深度d为ΙΟμπι时，沟槽的宽度a最小为
0.5 μ m，在温度为1050°C、氧气流量为4L/min的工艺条件下，氧化速率为0.0018ym/min,相邻沟槽之间的硅衬底完全氧化并且生成的氧化物填满沟槽所需要的时间约为277分钟。
[0028]由于相邻沟槽间的硅衬底11的宽度远小于沟槽的深度d，因此将相邻沟槽间的硅衬底11完全氧化所需的时间要远小于采用现有技术直接在氧化硅表面生成相同厚度的氧化层的时间。这有效地缩短了后续工艺中氧化层的生长时间，因此可以有效地消除鸟嘴现象，也克服了由于鸟嘴现象而导致的实际有源区的面积的减小以及硅衬底表面的平整度的降低的问题；同时也可以克服由氧化时间长所导致的硅衬底上在氧化之前形成的离子参杂区域横向扩散严重的问题，从而提高硅衬底上元器件的集成度。
[0029]从图5中可以看出，在氧化之后，相邻沟槽间的硅衬底完全被氧化，生成的氧化物14刚好填满沟槽。这样，生长的氧化物14基本上是嵌入到硅衬底11中的，这可以使生长氧化层14之后的硅衬底11表面的平整度基本保持不变。
[0030]较佳地，本发明实施例中，在氧化步骤完成之后，还可以执行去除硅衬底11表面的掩膜层的步骤，即去除掉氧化垫层和氮化硅层，去除掩膜层后的硅衬底11如图6所示，在硅衬底中保留有氧化层14。
[0031]本发明实施例还提供一种半导体产品包括使用本发明实施例提供的一种形成氧化层的方法制造的氧化层。
[0032]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种形成氧化层的方法，其特征在于，包括: 在硅衬底上需要形成氧化层的区域中刻蚀出至少两个沟槽； 氧化所述沟槽的底部和侧壁，形成的氧化物填满沟槽且相邻沟槽之间的硅衬底完全被氧化。
2.如权利要求1所述的方法，其特征在于，在硅衬底上需要形成氧化层的区域中刻蚀出至少两个沟槽，具体包括: 在娃衬底上形成掩膜层； 在需要形成氧化层区域的掩膜层中刻蚀出图形； 利用所述刻蚀出图形的掩膜层做屏蔽，在所述硅衬底中刻蚀至少两个沟槽。
3.如权利要求2所述的方法，其特征在于，在需要形成氧化层区域的掩膜层中刻蚀出图形，具体包括: 在需要形成氧化层区域的掩膜层中刻蚀出所述至少两个沟槽对应的区域相互间隔的条纹状图形。
4.如权利要求3所述的方法，其特征在于，所述沟槽的宽度和与之相邻的沟槽间硅衬底的宽度之比为0.54:0.46。
5.如权利要求3所述的方法，其特征在于，所述沟槽的深度为需要形成的氧化层的厚度减去与之相邻的沟槽间衬底宽度的二分之一。
6.如权利要求5所述的方法，其特征在于，所述沟槽的深度与沟槽的宽度之比不超过20。
7.如权利要求2-6任一项所述的方法，其特征在于，所述方法还包括:在相邻沟槽之间的衬底完全被氧化以及氧化物填满沟槽后，去除所述掩膜层。
8.如权利要求2-6任一项所述的方法，其特征在于，在硅衬底上形成掩膜层的具体步骤包括: 在所述硅衬底上生长氧化垫层； 在氧化垫层上生长氮化硅层。
9.一种半导体产品，其特征在于，包括使用如权利要求1-8任一项方法制造的氧化层。
【文档编号】H01L21/316GK103578974SQ201210249523
【公开日】2014年2月12日 申请日期:2012年7月18日 优先权日:2012年7月18日
【发明者】马万里 申请人:北大方正集团有限公司, 深圳方正微电子有限公司