一种闪存隧道氧化层的制备方法

一种闪存隧道氧化层的制备方法
【专利摘要】本发明涉及一种闪存隧道氧化层的制备方法，包括：提供半导体衬底；氮注入或者氮等离子掺杂所述半导体衬底，形成氮掺杂区；高温氧化所述氮掺杂区，形成氮氧化物层；等离子氮化所述氮氧化物层，以形成顶部和底部富含氮的隧道氧化层。本发明所提供的制备隧道氧化物SiON的顶部和底部富含氮的结构，所述隧道氧化物的制备首先在衬底上进行氮离子注入或者掺杂，形成氮化物层，然后对所述氮化物层进行高温氧化，得到氧化物层，最近进行氮化处理，使所述氧化物最上层氮化，得到顶部和底部富含氮的SiON结构，所述方法更加容易控制，效率更高，能更好的满足半导体器件往更小尺寸发展的需求。
【专利说明】一种闪存隧道氧化层的制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种闪存隧道氧化层的制备方法。
【背景技术】
[0002]—般而言，闪存(flash memory)是一种非易失性半导体存储器,其被设计用于执行可擦写可编程只读存储器的编程方法以及电可擦写可编程只读存储器的擦写方法，并且闪存通常被命名为快闪。闪存不仅可以在断电时保持以存储的信息，而且还可以自由的输入和输出信息，因此，被广泛的应用于各个领域。
[0003]对于各种闪存器件，所述闪存器件的阈值电压是该存储器件的重要性能参数之一，影响存储器件阈值电压的因素也有多种。闪存的内存装置中包括电可擦可编程数据的核心堆栈和外围堆栈，当所述外围堆栈使用浅沟槽隔离时，沿着用于外围堆栈的浅沟槽隔离形成角形凹陷，此角形凹陷决定外围堆栈，其中，位于核心堆栈中氧化物的厚度，比如隧道氧化物、浅沟槽隔离侧壁氧化物、GPOX以及多晶硅介电质的厚度均会对闪存器件的阈值电压造成影响。
[0004]在闪存器件中由于应力引起的低场隧道效应，电荷的保留需要将隧道氧化物厚度的下线设定为80埃，为了使隧道氧化物的厚度能达到80埃以下，需要对所述隧道氧化物层作进一步的改进，同时也在进一步的寻找替代材料，以允许隧道介质作进一步的扩展。目前隧道氧化物的形成方法通常采用对所述隧道氧化物进行氮化，现有方法一般都分两个步骤进行，其中包括分别对隧道氧化物的底部和顶部都进行氮化，具体地，对隧道氧化物底部采用一氧化氮和二氧化氮机高温退火，对所述隧道氧化物的顶部进行氮等离子体处理，但是对于所述底部氮的分配以及控制是非常大的挑战。

【发明内容】

[0005]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]本发明为了克服目前存在问题，提供了一种闪存隧道氧化层的制备方法，包括:
[0007]提供半导体衬底；
[0008]氮注入或者氮等离子掺杂所述半导体衬底，形成氮掺杂区；
[0009]高温氧化所述氮掺杂区，形成氮氧化物层；
[0010]等离子氮化所述氮氧化物层，以形成顶部和底部富含氮的隧道氧化层。
[0011]作为优选，在所述高温氧化步骤前还包括预清洗所述氮注入或者氮等离子掺杂后的半导体衬底的步骤。
[0012]作为优选，在所述氮注入或者氮等离子掺杂步骤前还包括在半导体衬底上形成掩膜材料层的步骤，以保护不进行氮注入或者氮等离子掺杂的区域。
[0013]作为优选，在所述氮注入或者氮等离子掺杂步骤后还包括去除所述掩膜材料层的步骤。
[0014]作为优选，在所述高温氧化步骤前还包括一热退火步骤。
[0015]作为优选，所述热退火步骤的温度为900-1200°C。
[0016]作为优选，所述热退火步骤的时间为l-180s。
[0017]作为优选，所述热退火步骤选用氮气或惰性气体作为保护气体。
[0018]作为优选，在所述等离子氮化步骤后还包括一退火步骤。
[0019]作为优选，所述氮注入的离子能量为Ikev-lOkev，氮注入的离子剂量为5X1014-5X1016 原子/cm2。
[0020]本发明所提供的制备隧道氧化物SiON的顶部和底部富含氮的结构，所述隧道氧化物的制备首先在衬底上进行氮离子注入或者掺杂，形成氮化物层，然后对所述氮化物层进行高温氧化，得到氧化物层，最近进行氮化处理，使所述氧化物最上层氮化，得到顶部和底部富含氮的SiON结构，所述方法更加容易控制，效率更高，能更好的满足半导体器件往更小尺寸发展的需求。
【专利附图】

【附图说明】
[0021]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0022]图1为本发明闪存隧道氧化层的制备方法流程图；
[0023]图2a_2d为本发明闪存隧道氧化层的制备方法示意图。
【具体实施方式】
[0024]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0025]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明闪存隧道氧化层的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0026]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0027]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。[0028]本发明所述方法可以包括以下步骤:
[0029]提供半导体衬底；
[0030]氮注入或者氮等离子掺杂所述半导体衬底，形成氮掺杂区；
[0031]高温氧化所述氮掺杂区，形成氮氧化物层；
[0032]等离子氮化所述氮氧化物层，以形成顶部和底部富含氮的隧道氧化层。
[0033]为了更加详尽的说明本发明的方法，结合图1以本发明的一种【具体实施方式】为例作进一步阐述:
[0034]首先执行步骤201提供半导体衬底201，如图2a所示，所述半导体衬底201可以是以下所提到的材料中的至少一种:娃、绝缘体上娃(SOI)、绝缘体上层叠娃(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底201上可以被定义有源区。为了简化，此处仅以一空白来表示半导体衬底201。
[0035]执行步骤202在所述半导体衬底上形成掩膜材料层，以保护不进行氮注入或者氮等离子掺杂的区域；
[0036]具体地，在本发明中为了保护其他不需要进行氮注入或者氮等离子掺杂的区域，可以在所述半导体衬底上形成光刻胶的掩膜层，然后对所述光刻胶掩膜层上不需要进行氮注入或者氮等离子掺杂的区域部分涂覆抗蚀剂，然后曝光显影后再进行注入或者掺杂。该步骤是为可选步骤，增加该步骤能获得更好的效果，但不是必须的，因此在图形中并没有对所述光刻胶掩膜进行标示。
[0037]执行步骤203氮注入或者氮等离子掺杂所述半导体衬底，形成氮掺杂区；
[0038]在该步骤中可以采用两种方法达到所述目的:
[0039]第一种方法为氮离子注入(Nitrogen implantation),所述氮注入的离子能量为Ikev-lOkev，氮注入的离子剂量为5 X 1014-5 X IO16原子/cm2。在选用所述方法进行氮离子注入时可以选用光刻胶掩膜，在较低的温度下进行，在本发明中优选为400°C以下，而且通过所述方法可以较为独立的控制杂质分布(离子能量)以及杂质浓度(离子流密度和注入时间)，该方法更容易获得高浓度的掺杂，并且为各向异性掺杂，能独立的控制深度和浓度。
[0040]本发明还可选用氮等离子掺杂(plasma doping),当采用该方法时一般选用较高的温度，在本发明中一般选用900-1200°C，而且与所述氮离子注入(Nitrogenimplantation)不同的是,在该方法中一般采用硬掩膜,例如可以选用金属掩膜等,所述方法为各向同性。
[0041]在本发明中不管选用上述那种方法均可以得到如图2b所示图形，进行氮注入或者氮等离子掺杂，都可以在所述半导体衬底中形成氮掺杂区202。本领域技术人员可以根据所选用的衬底、制备的器件以及所需达到的目的进行选择，也不并局限于上述两种方法，只要能够实现所述目的的方法均可以应用于该步骤。
[0042]需要说明的是，本发明所述隧道氧化物层中富含氮的底层的位置以及所述隧道氧化物SiON的顶部和底部中氮的浓度都可以调节的，具体地，在本发明中可以通过控制氮注入或者氮等离子掺杂的深度来控制所述隧道氧化物层中富含氮的底层位置，通过控制氮注入或者氮等离子掺杂的浓度来调节所述隧道氧化物SiON的顶部和底部富含氮的浓度，通过所述方法使得在制备隧道氧化物层时，其富含氮的底层位置以及浓度都更加容易控制和调节，而且准确度更高。[0043]执行步骤204去除所述的光刻胶掩膜层；
[0044]在本发明的一【具体实施方式】中可以首先采用等离子体对光刻胶层进行预处理来去除该光刻胶层上附着的残留物、聚合物和/或其硬表面，并使光刻胶层变薄，以便在后续去除步骤中彻底去除该光刻胶层。同时，由于该等离子体预处理所设置的处理强度较低，不会对后续的半导体制造工艺和半导体器件的性能产生不良影响。优选地，等离子体预处理步骤包括采用02等离子体对光刻胶层进行预处理的第一预处理步骤。然后进行了预处理的光刻胶进行灰化，或者不进行预处理直接进行高温氧化灰化，只要能够去除所述光刻胶即可，在此不再赘述。
[0045]执行步骤205实施一热退火步骤；
[0046]具体地，执行所述热退火步骤后，可以将硅片上的损害消除，少数载流子寿命以及迁移率会得到不同程度的恢复，杂质也会得到一定比例的激活，因此可以提高器件效率。
[0047]所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为900-1200°C，所述热退火步骤时间为l-180s。
[0048]作为进一步的优选，在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种:脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
[0049]执行步骤206对掺杂后的所述衬底进行预清洗；
[0050]具体地，所示半导体衬底的清洗可以包括以下步骤中的一个或者多个，可以进行选择:(I)选用清洗溶液去除所述半导体衬底，例如硅片上的有机玷污，在该步骤中一般选用高氧化能力的清洗溶液去，氧化去除所述有机物，同时防止污染物在硅表面的吸附。(2)溶解氧化层；(3)去除颗粒以及金属玷污，同时使表面钝化。上述每个步骤均可以选用现有技术中常用的手段，在此不再赘述。
[0051]执行步骤207高温氧化所述氮掺杂区，形成氮氧化物层；
[0052]具体地，在本发明的一实施例中可以选用硅片干法氧化或者硅片湿法氧化中一种:
[0053]选用硅片干法氧化时可以将硅片清洗后在氮气和氧气的气氛下，调节氧气和氮气的流量，一般控制氧气流量为2-4L/min，控制氮气流量为5_10L/min，同时调节压力，控制温度为1000-150(TC，进行高温氧化，在该步骤中要控制氧化时间，以保证所述掺杂区域只有部分被氧化，如图2c所示，在所述掺杂区域顶部形成氧化物区域203，形成氮氧化物层，同时，从所述图2c中可以看出在氧化之后的氮氧化物层中氮的分布以及含量。
[0054]此外，本发明还可以选用湿法进行高温氧化，所述湿法氧化则通入氧气和氢气或者氧化和水蒸气进行高温氧化，所述实验条件可以采用目前常规条件，在此不再赘述。
[0055]执行步骤208等离子氮化所述氮氧化物层，以形成顶部和底部富含氮的隧道氧化层；
[0056]具体地，将所述含有氧化物层的半导体衬底放置于氮化炉内，预先将炉内抽成真空达10_2?10_3Torr，后导入N2气体或N2+H2之混合气体，调整炉内达I?IOTorr，将炉体接上阳极，工件接上阴极，两极间通以数百伏之直流电压。离子氮化在基本上是选用氮气，此外还可以添加碳化氢系气体则可作离子软氮化处理，但一般统称离子氮化处理，所述离子氮化处理的温度可从350°C开始，可以根据所述处理的衬底不同以及所要达到的目的不同来控制时间，在本发明中控制所述温度和时间以使所述氧化物层顶部进行氮化处理即可，以在顶部形成富含氮区域204，以形成顶部和底部富含氮的隧道氧化层如图2d所示，其中对于底层氮掺杂区域的含氮量，实线为进行等离子氮化前的氮含量，虚线为等离子氮化后的氮含量，从右侧的含氮的分布情况可以看出，在执行该步骤后所述隧道氧化物底层的氮的含量又得到了提高。
[0057]执行步骤209进行一退火步骤:
[0058]作为进一步的优选，在所述等离子氮化步骤后还包括一退火步骤，所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为900-1200°C，所述热退火步骤时间为l-180s。
[0059]作为进一步的优选，在本发明中可以选用快速热退火，可以选用以下几种方式中的一种:脉冲激光快速退火、脉冲电子书快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。
[0060]作为优选，在形成顶部和底部富含氮的隧道氧化层后，所述方法还进一步包括在所述隧道氧化物层上方形成浮栅、0N0、控制栅的步骤，所述形成方法均可以选用本领域常用方法，在此不再赘述。
[0061]本发明所提供的制备隧道氧化物SiON的顶部和底部富含氮的结构，所述隧道氧化物的制备首先在衬底上进行氮离子注入或者掺杂，形成氮化物层，然后对所述氮化物层进行高温氧化，得到氧化物层，最近进行氮化处理，使所述氧化物最上层氮化，得到顶部和底部富含氮的SiON结构，所述方法更加容易控制，效率更高，能更好的满足半导体器件往更小尺寸发展的需求。
[0062]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【权利要求】
1.一种闪存隧道氧化层的制备方法，包括: 提供半导体衬底； 氮注入或者氮等离子掺杂所述半导体衬底，形成氮掺杂区； 高温氧化所述氮掺杂区，形成氮氧化物层； 等离子氮化所述氮氧化物层，以形成顶部和底部富含氮的隧道氧化层。
2.根据权利要求1所述的方法，其特征在于，在所述高温氧化步骤前还包括预清洗所述氮注入或者氮等离子掺杂后的半导体衬底的步骤。
3.根据权利要求1所述的方法，其特征在于，在所述氮注入或者氮等离子掺杂步骤前还包括在半导体衬底上形成掩膜材料层的步骤，以保护不进行氮注入或者氮等离子掺杂的区域。
4.根据权利要求3所述的方法，其特征在于，在所述氮注入或者氮等离子掺杂步骤后还包括去除所述掩膜材料层的步骤。
5.根据权利要求1所述的方法，其特征在于，在所述高温氧化步骤前还包括一热退火步骤。
6.根据权利要求5所述的方法，其特征在于，所述热退火步骤的温度为900-1200°C。
7.根据权利要求5所述的方法，其特征在于，所述热退火步骤的时间为1-lSOs。
8.根据权利要求5所述的方法，其特征在于，所述热退火步骤选用氮气或惰性气体作为保护气体。
9.根据权利要求1所述的方法，其特征在于，在所述等离子氮化步骤后还包括一退火步骤。
10.根据权利要求1所述的方法，其特征在于，所述氮注入的离子能量为lkev-1okev，氮注入的离子剂量为5 X 1014-5 X IO16原子/cm2。
【文档编号】H01L21/28GK103578950SQ201210279231
【公开日】2014年2月12日 申请日期:2012年8月7日 优先权日:2012年8月7日
【发明者】何永根 申请人:中芯国际集成电路制造(上海)有限公司