具有集成插槽的系统级封装的制作方法与工艺

本发明涉及一种具有集成插槽的系统级封装。

背景技术：
封装解决方案持续发展以满足受具有更高集成电路密度的电子系统影响的日益严格的设计限制。例如，用于将电源和接地以及输入/输出（I/O）信号提供给单个半导体封装内的多个有源芯片的一种解决方案利用了一个或多个中间层来将有源芯片电耦接至封装基板。然而，随着趋向更大规模集成系统的趋势通过将越来越多的有源芯片一同封装而继续，例如，这些系统对于由于不充分的散热和/或电磁屏蔽和/或差的信号完整性的性能下降的脆弱性可能变得尖锐。考虑到对通过更先进的系统级封装实施来确保可靠性能的这些及其他挑战，单使用中间层可能不能提供用于容纳形成大规模集成系统的有源芯片中的功率和热量分布的最佳解决方案。

技术实现要素：
本发明提供了一种系统级封装，包括：第一有源芯片，其具有在所述第一有源芯片的上表面上的第一多个电连接器；中间层，其位于所述第一有源芯片上方；第二有源芯片，其具有在所述第二有源芯片的下表面上的第二多个电连接器；所述中间层被配置为选择性将所述第一多个电连接器中的至少一个耦接至所述第二多个电连接器中的至少一个；插槽，其包围 所述第一有源芯片和所述第二有源芯片以及所述中间层，所述插槽电耦接至所述第一有源芯片、所述第二有源芯片和所述中间层中的至少一个。上述系统级封装中，所述中间层包括至少一层选择性导电膜。上述系统级封装中，所述选择性导电膜包括具有分散于其中的纳米线或纳米管的聚合物基体。上述系统级封装中，所述插槽被配置为屏蔽所述第一有源芯片、所述第二有源芯片和所述中间层使之免于电磁干扰。上述系统级封装中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述中间层提供共用封装接地。上述系统级封装中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述中间层提供散热片。本发明还提供了一种系统级封装，包括：第一有源芯片，其具有在所述第一有源芯片的上表面上的第一多个电连接器。选择性导电膜，其位于所述第一有源芯片上方；第二有源芯片，其具有在所述第二有源芯片的下表面上的第二多个电连接器；所述选择性导电膜被配置为选择性将所述第一多个电连接器中的至少一个耦接至所述第二多个电连接器中的至少一个；插槽，其包围所述第一有源芯片和所述第二有源芯片以及所述选择性导电膜。上述系统级封装中，所述插槽电耦接至所述第一有源芯片、所述第二有源芯片和所述选择性导电膜中的至少一个。上述系统级封装中，所述插槽被配置为屏蔽所述第一有源芯片、所述第二有源芯片和所述选择性导电膜使之免于电磁干扰。上述系统级封装中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述选择性导电膜提供共用封装接地。上述系统级封装中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述选择性导电膜提供散热片。上述系统级封装中，所述选择性导电膜包括具有分布于其中的纳米线或纳米管的聚合物基体。上述系统级封装中，所述选择性导电膜包括具有分布于其中的导电体的聚合物基体。上述系统级封装中，所述选择性导电膜包括各向异性导电膜（ACF）。本发明提供了一种用于制造系统级封装的方法，所述方法包括：配置第一有源芯片，所述第一有源芯片具有在所述第一有源芯片上表面上的第一多个电连接器；将中间层置于所述第一有源芯片上方；将第二有源芯片置于所述中间层上方，所述第二有源芯片具有在所述第二有源芯片的下表面上的第二多个电连接器；利用所述中间层选择性将所述第一多个电连接器中的至少一个耦接至所述第二多个电连接器中的至少一个；将所述第一有源芯片和所述第二有源芯片以及所述中间层密封在插槽中，所述插槽电耦接至所述第一有源芯片、所述第二有源芯片和所述中间层中的至少一个。上述方法中，所述中间层包括至少一层选择性导电膜。上述方法中，所述选择性导电膜包括具有分布于其中的纳米线或纳米管的聚合物基体。上述方法中，所述插槽被配置为屏蔽所述第一有源芯片、所述第二有源芯片和所述中间层使之免于电磁干扰。上述方法中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述中间层提供共用封装接地。上述方法中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述中间层提供散热片。附图说明本公开针对具有集成插槽的系统级封装，结合至少一个附图充分示出和/或描述了该系统级封装，并在权利要求中更完整地做了叙述。图1示出了具有集成插槽的系统级封装的一种实施的截面图。图2示出了具有集成插槽的系统级封装的另一实施的截面图。图3示出了给出一种用于制造具有集成插槽的系统级封装的示例性方法的流程图。具体实施方式以下描述包括关于本公开中的实施方式的具体信息。本领域技术人员将认识到，本公开可以不同于本文具体讨论的方法来实施。本申请中的附图及其所附详细描述仅针对示例性实施。除非指出，否则图中相似或相应的元件可由相似或相应的附图标记来表示。此外，本申请中的附图和图示一般不成比例，且并非旨在符合实际的相对尺寸。图1示出了具有集成插槽的系统级封装的一种实施的截面图。如图1所示，系统级封装100包括第一有源芯片110、第二有源芯片120以及包括中介层电介质132和穿过中间层的连接134a和134b的中间层130，其全部被包括插槽接触162的插槽160包围。此外，系统级封装100包括用于将第二有源芯片粘附至插槽160内表面的粘附层164、包括将第一有源 芯片110的上表面111粘附至中间层130的微凸块112a和112b的微凸块112、包括将第二有源芯片120的下表面121粘附至中间层130的微凸块122a和122b的微凸块122。图1中还示出了将系统级封装110电连接至基板102的焊球104，基板102可以是例如封装基板或印刷电路板。需要注意，尽管仅一个焊球104被图1中的附图标记具体指出，但任何或全部所示的将系统级封装100连接至基板102的焊球均可被表征或称作焊球104。此外，尽管各微凸块112和微凸块122中仅一个被这样明确标注，但示出在第一有源芯片110上表面111上的任何或全部微凸块（包括微凸块112a和112b）均可被表征或称作微凸块112，同时，示出在第二有源芯片120下表面121上的任何或全部微凸块（包括微凸块122a和122b）均可被表征或称作微凸块122。如图1所示，第一有源芯片110具有在第一有源芯片110上表面111上的微凸块112形式的电连接器。再如图1所示，中间层130位于第一有源芯片110和微凸块122上。此外，根据图1所示的实施方式，包括在第二有源芯片120的下表面121上的微凸块122形式的电连接器的第二有源芯片120被示出在中间层130之上。需要注意，如图1所示，中间层130被配置为将至少一个微凸块112选择性耦接至至少一个微凸块122。换言之，根据本实施，中间层130被配置为提供穿过中间层的连接134a用于选择性将第一有源芯片110上表面111上的微凸块112a耦接至第二有源芯片120下表面121上的微凸块122a，以及通过选择性提供穿过中间层的连接134b来选择性将微凸块112b连接至微凸块122b。如图1所示，根据一种实施方式，插槽160包围第一有源芯片110、第二有源芯片120和中间层130，并由插槽接触162电连接至中间层130。插槽160可以是导电和导热的插槽，且可以由例如金属或合金（诸如铜或铜合金）制成。可选地，插槽160可由非金属材料（诸如塑料或模塑料）制成，但却具有电布线和/或一个或多个在其中形成的接地面来通过插槽接触162提供电连接。在一种实施方式中，例如，插槽160可被配置为 屏蔽第一有源芯片110、第二有源芯片120和中间层130使之免于电磁干扰和/或被配置为向包括第一有源芯片110、第二有源芯片120和中间层130的系统级封装100提供共用封装接地。此外，在一些实施方式中，插槽160可被配置为向第一有源芯片110、第二有源芯片120和中间层130提供散热片，以能够增强系统级封装100的热耗散。在又一实施方式中，插槽160可被配置为向系统级封装100提供增强的环境保护，诸如潮湿保护。例如，第一有源芯片110和第二有源芯片120可以是封装或未封装的芯片。如图1所示，第二有源芯片120由粘附层164粘附至插槽160内表面，粘附层164也可被实施为用作热分流器，以使得将插槽160有效用作第二有源芯片120的散热片。粘附层164可以是例如芯片粘结膜（DAF），或任何适当的导热粘结材料。需要注意，尽管图1所示实施描述了系统级封装100具有两个由插槽160包围并由中间层130电耦接在一起的有源芯片，例如第一有源芯片110和第二有源芯片120，但在一种实施中，除第一有源芯片110和第二有源芯片120之外的几个或甚至许多有源芯片可由一个或多个中间层（诸如中间层130）电耦接在一起，并被插槽160包围以根据本发明原理形成系统级封装。如上所述，中间层130包括中间层电介质132和形成在中间层电介质中的穿过中间层的连接134a和134b。例如，中间层电介质132可由刚性介电材料（诸如纤维强化双马来酰亚胺三嗪（BT）、FR-4、玻璃或陶瓷）形成。可选择地，中间层电介质132可由环氧酚或氰酸盐环氧酯构建材料形成。作为一个具体实例，在一种实施中，中间层电介质132可由AjinomotoTM构建材料（ABF）形成。根据该示例性实施方式，可在用于形成中间层电介质132的构建期间，使用本领域内已知的任何合适技术来形成穿过中间层的连接134a和134b。在又一实施方式中，中间层130可包括至少一个选择性导电膜。例如，如图1具体所示，中间层电介质132可以是由聚酰亚胺膜或其它适当聚合物基体形成的柔性电介质，其具有用于选择性提供穿过中间层的连接（诸 如穿过中间层的连接134a和134b）的分布于其中的导电体。作为一个具体实例，在一种实施方式中，中间层130可由B级聚合物膜形成，其用作中间层电介质132且具有分布于其中的导电体（诸如导电纳米线或导电纳米管）。在一些实施方式中，该导电体可大致均匀分布在中间层电介质132中，并使它们的主轴（例如，纳米线或纳米管的长轴）方向大致平行于中间层130的平面。在这种实施方式中，外部场（诸如外部电磁场）例如可被施加在中间层电介质132上，以选择性将分布于其中的一些导电体重定向，从而形成穿过中间层的连接134a和134b。当形成选择性导电膜时，例如，中间层130随后可经过固化处理（诸如紫外线（UV）固化或其他辐射固化）来永久建立穿过中间层的连接134a和134b。根据图1所示实施方式，第一有源芯片110和第二有源芯片120分别通过微凸块112和122电连接至中间层130。然而，需要注意，更一般地，微凸块112和122可相当于任何适于将第一有源芯片110和第二有源芯片120耦接至中间层130的电连接器。因此，在其他实施方式中，微凸块112和/或122可相当于导电柱或导电杆，例如，诸如由铜形成的金属柱或金属杆。此外，在其他实施方式中，焊球104可相当于任何适于在系统级封装100与基板102之间形成稳定电连接的导电体。现转向图2，图2示出了具有集成插槽的系统级封装的另一实施的截面图。如图2所示，系统级封装200包括第一有源芯片210、第二有源芯片220、包括中间层电介质232和穿过中间层的连接234a和234b的第一中间层230、第三有源芯片240以及包括中间层电介质252和穿过中间层的连接254c和254d的第二中间层250，其全部被包括插槽接触262的插槽260包围。需要注意，尽管对应于附图标记210、220和240的特征当前被表征为相应的有源芯片，但在其他实施方式中，一个或多个这些特征可以是有源封装。换言之，在各种实施方式中，由附图标记210、220和240表示的特征可对应于有源芯片、有源封装或任何有源芯片和有源封装的组合。再如图2所述，系统级封装200包括将第三有源芯片240粘附于插槽260内表面的粘附层264、包括将第一有源芯片210的上表面211耦接至第一中间层230的微凸块212a和212b的微凸块212、包括将第二有源芯片220的下表面221耦接至第一中间层230的微凸块222a和222b的微凸块222、包括将第二有源芯片220的上表面223耦接至第二中间层250的微凸块225c和225d的微凸块225、以及包括将第三有源芯片240的下表面241耦接至第二中间层250的微凸块242c和242d的微凸块242。图2还示出了将系统级封装200电连接至基板202的焊球204。第一有源芯片210、第二有源芯片220、包括穿过中间层的连接234a和234b的第一中间层230、粘附层264、微凸块212和222、焊球204和基板202分别对应于图1中的第一有源芯片110、第二有源芯片120、包括穿过中间层的连接134a和134b的中间层130、粘附层164、微凸块112和122、焊球104和基板102，且可共享属于这些上述相应特征的特性。此外，包括插槽接触262的插槽260大体上对应于图1中的插槽160。然而，根据图2所示实施方式，插槽260通过插槽接触262电耦接至第一有源芯片210、第二有源芯片220和第三有源芯片240中的每一个。需要注意，尽管仅一个微凸块225和一个微凸块242被图2中这些相应附图标记具体标出，但示出在第二有源芯片220上表面223上的任何或全部微凸块（包括微凸块225c和225d）以及示出在第三有源芯片240下表面241上的任何或全部微凸块（包括微凸块242c和242d）均可被表征或称作相应的微凸块225和242。还需要注意，尽管图2所示实施方式示出系统级封装200包括三个有源芯片和两个被插槽260包围的中间层（例如，第一有源芯片210、第二有源芯片220、第三有源芯片240、第一中间层230和第二中间层250），但在其他实施方式中，例如，系统级封装200可包括许多有源芯片，诸如五十个有源芯片或一百个有源芯片，其使用任何适当数量和类型的中间层相互连接。如图2所示，第二有源芯片220具有在第二有源芯片220上表面223上的微凸块225形式的电连接器，同时，第三有源芯片240具有在第三有源芯片240的下表面241上的微凸块242形式的电连接器。再如图2所示，第二中间层250与第一中间层230类似，可包括例如位于第二有源芯片220与第三有源芯片240之间的至少一层选择性导电膜。图2还示出了被配置为将至少一个微凸块225选择性耦接至至少一个微凸块242的第二中间层250。换言之，第二中间层250被配置为提供穿过中间层的连接254c来将第二有源芯片220上表面223上的微凸块225c选择性耦接至第三有源芯片240下表面241上的微凸块242c，以及通过提供穿过中间层的连接254d来将微凸块225d选择性耦接至微凸块242d。第二中间层250包括中间层电介质252和建立在中间层电介质252中的穿过中间层的连接254c和254d。与图1中的中间层电介质132类似，中间层电介质252可由刚性介电材料形成，诸如BT、FR-4、玻璃或陶瓷，例如，或者可由ABFTM形成。此外，在一些实施方式中，中间层电介质252可被形成在半导体中间层基板（诸如硅基板）上（中间层基板未在图2中示出）。在一种实施方式中，第二中间层250可包括至少一层选择性导电膜。在这些实施方式中，中间层电介质252可以是由例如聚合物基体（诸如B级聚合物膜）形成的具有分布于其中的诸如导电纳米线或导电纳米管的导电体的柔性电介质，以选择性提供穿过中间层的连接254c和254d，如以上参照图1的中间层130中的选择性导电膜的使用所述。在一些实施方式中，第二中间层250可由各向异性导电膜（ACF）形成。在一些实施方式中，例如，ACF内导电体的分布可被规划为在确保其他地方电介质完整的同时，在对应于图2中的穿过中间层的连接254c和254d的中间层电介质252内期望位置处提供穿过中间层的连接。继续至图3，图3示出了流程图300，其描述了一种用于制造具有集成插槽的系统级封装的示例性方法。对于图3中略述的方法，需要注意，为不混淆本申请中对发明特征的讨论，流程图300省略了某些细节和特征。参照流程图300并另外参照图1的系统级封装100，当具有在上表面111上的微凸块112形式的电连接器的第一有源芯片110被配置为封装在系统级封装100内部时，流程图300开始（310）。流程图300以将中间层130置于第一有源芯片110上表面111上而继续（320）。如上所讨论，中间层130包括中间层电介质132，其可以是由聚酰亚胺膜或其他适当聚合物基体形成的柔性电介质，该柔性电介质具有分布于其中的用于选择性提供穿过中间层的连接的导电体。在一种实施方式中，中间层130可由ACF形成，例如，其中，ACF内的导电体分布被规划为在中间层130内的期望位置处选择性提供穿过中间层的连接，例如，穿过中间层的连接134a和134b。当包括在下表面121上的微凸块122形式的电连接器的第二有源芯片120被置于中间层130上时，流程图300继续（330）。根据流程图300，中间层130随后被用于选择性将至少一个微凸块112耦接至至少一个微凸块122（340）。例如，在一些实施方式中，中间层130可包括B级聚合物中间层电介质132，其具有分布于其中的导电纳米线或导电纳米管。如上所述，导电纳米线或导电纳米管可大致均匀分布在中间层电介质132中，并使它们的主轴（例如，纳米线或纳米管的长轴）方向大致平行于中间层130的平面。外部场（诸如外部电磁场）例如可被施加在中间层电介质132上来选择性将分布于其中的一些导电纳米线或导电纳米管重定向，从而选择性形成能将第一有源芯片110上表面111上的相应微凸块112a和112b耦接至第二有源芯片120下表面121上的相应微凸块122a和122b的穿过中间层的连接134a和134b。例如，中间层电介质132随后可经过固化处理（诸如UV固化或其他辐射固化），以在中间层130内永久建立穿过中间层的连接134a和134b。参照图1中的穿过中间层的连接134a和134b以及图2中的穿过中间层的连接234a、234b、254c和254d，需要注意，可选择性确定电容量（例如，电流承载能力）以及在其相应中间层电介质内的那些穿过中间层的连接的位置。例如可被实施为提供高功率连接的穿过中间层的连接134a和234a，例如被示出为大致宽于可被配置为传递低功率的芯片到芯片的信号的穿过中间层的连接134b、234b和254c。此外，根据图1和图2所示实施方式，穿过中间层的连接254d可被实施为支持第二有源芯片220与第三有源芯片240之间的中间功率通信。再一同参照图1和图3，流程图300通过用插槽160密封第一有源芯片110、第二有源芯片120和中间层130以及将插槽160电耦接至至少一个第一有源芯片110、第二有源芯片120和中间层130来结束（350）。在图1的实施方式中，插槽160被插槽接触162电耦接至中间层130。可选择地，根据图2所示的实施方式，插槽260被插槽接触262电耦接至第一有源芯片210和第二有源芯片220以及第三有源芯片240。因此，如上所述，在一种实施方式中，插槽160/260可被配置为有利地屏蔽第一有源芯片110/210、第二有源芯片120/220和中间层130/230以及第三有源芯片240和第二中间层150使之免于电磁干扰。此外，在一些实施方式中，插槽160/260可被配置为向系统级封装100/200提供共用封装接地。此外，在一些实施方式中，插槽160/260可被配置为有利地提供能增强对于第一有源芯片110/210、第二有源芯片120/220和中间层130/230以及第三有源芯片240和第二中间层250的热耗散的散热片。在又一实施方式中，插槽160/260可被配置为向系统级封装100/200提供增强的环境保护，诸如潮湿保护。根据以上描述，显然在不背离本发明的概念的范围的前提下，各种技术可被用于实施本申请中所述的概念。此外，尽管已具体参照某些实施方式描述了这一概念，但本领域普通技术人员将认识到，在不背离这些概念的思想和范围的前提下，可在形式和细节上进行更改。因此，所述实施方式应被理解为在所示出的所有方面内且并非限定。还应理解，本申请不限于本文所述的具体实施方式，而是在不背离本公开的范围的前提下，许多重排、修改和替代也是可行的。