专利名称：半导体封装构造的导线架的制作方法
技术领域：
本实用新型涉及ー种半导体封装构造的导线架，特别是有关于ー种具有加强支撑条的半导体封装构造的导线架。
技术背景 现有半导体封装构造制造过程中，打线接合(wire bonding)技术已广泛地应用于半导体芯片与封装基板或导线架之间的电性连接上。其目的是将芯片上的接点以极细的导线(线径18 50um)连接到导线架上之内引脚上，进而将芯片之电路讯号传输到外界。当导线架被传送至定位后，应用电子影像处理技术来确定芯片上各个接点以及每一接点所相对应之内引脚上之接点的位置，然后做打线接合的动作。进行打线接合吋，以芯片上之接点为第一焊接点，以内引脚上之接点为第二焊接点。首先，提供ー焊针(capillary)用以输出ー导线，以及提供ー电子火焰熄灭杆(electronic flame off wand)用以在导线的端部形成焊球，而后将焊球压焊在第一焊接点上(此称为第一接合，first bond)。接着，依照设计好之路径拉导线，最后将导线压焊在第二焊接点上(此称为第二接合，second bond)，同时并拉断第二焊点与焊针间的导线，从而完成一条导线的打线接合。接着便又结成焊球开始下一条导线之打线接合。请參照图I所示，图I掲示一种现有的半导体封装构造的俯视图。ー现有半导体封装构造90包含一导线架91及ー芯片92。所述导线架91包含ー框架911、ニ个支撑条912及一芯片承座913。所述框架911是由四个边框组成的金属框架，所述框架911的内缘向内凸设有多个内引脚914 ;所述芯片承座913通过所述ニ个支撑条912 (或称为钉架Tiebar)的连接支撑而设于所述框架911的中央。特别说明的是，所述导线架91是ー下沉式的导线架，也就是所述芯片承座913的高度低于所述框架911的高度，及所述支撑条912的中间区段由外而内形成向下倾斜状；另外，为了说明上的方便及附图的简化，图I中所绘示及描述的是以ー个芯片为ー个封装単元的导线架，实际的使用情形，所述导线架91可能是ー个以行列排列方式连接成一整片的形态。另外，所述芯片92固定于所述导线架91的芯片承座913上，并且所述芯片92以上述的打线接合方法，通过数条导线93电性连接所述芯片92与所述框架911的内引脚914。请再參照图2A及图2B所示，图2A掲示图I的现有的半导体封装构造的导线架的支撑条沿A-A剖面线的局部立体剖面示意图；以及图2B掲示图I的现有的半导体封装构造沿B-B剖面线的侧剖视图。如图2A所示，所述支撑条912是ー细长形的支撑条，具有一外水平部、一倾斜部及一内水平部，但各部份的横截面皆呈“一”字型。如图2B所示，所述导线架912的所述芯片承座913的高度低于所述框架911的高度。由于现有的下沉式的导线架91的所述支撑条912仅是一平直的细长形的支撑条，因此所述支撑条912对于所述芯片承座913及设于其上的所述芯片92的支撑力量不足。请再參照图3A及图3B所示，图3A掲示图2B的现有的半导体封装构造封装后的示意图；以及图3B掲示另ー图2B的现有的半导体封装构造封装后的示意图。当以一封胶94封装所述导线架91及所述芯片92时，所述封胶94灌入时的模流压カ推挤作用，容易使所述芯片承座913的高度产生垂直方向上的位移。如图3A所示，由于所述芯片承座913的支撑力不足，因此所述芯片承座913受到所述封胶94灌入时的压カ推挤而上升，可能导致电性连接所述芯片92与所述框架911的导线93外露于所述封胶94的顶面，或造成所述芯片92在水平方向上的傾斜；或者，如图3B所示，由于所述芯片承座913的支撑力不足，因此所述芯片承座913受到所述封胶94灌入时的压カ推挤而下降，可能导致所述框架911的底部外露于所述封胶94的底面，或造成所述芯片92在水平方向上的傾斜。综上所述，由于现有下沉式的导线架91的所述支撑条912的支撑力不足，所述芯片承座913受到所述封胶94灌入时的模流压力推挤而上升或下降，因此容易导致封装组件外露的问题，影响所述半导体封装构造90的质量。故，有必要提供一种半导体封装构造的导线架，以解决现有技术所存在的问题。实用新型内容 有鉴于此，本实用新型提供一种半导体封装构造的导线架，以解决现有下沉式的导线架的所述支撑条的支撑力不足，因此所述芯片承座受到所述封胶灌入时的模流压力推挤而上升或下降，发生封装组件外露的技术问题。本实用新型的主要目的在于提供一种半导体封装构造，其中下沉式的芯片承座通过数个支撑条的连接支撑设于框架的中央。所述支撑条设有至少ー加强肋，使得所述支撑条对于所述芯片承座及设于其上的所述芯片的支撑力量得以提高。为达成本实用新型的前述目的，本实用新型提供一种半导体封装构造的导线架，所述导线架包含ー框架，由四个边框组成的金属框架，所述框架的内缘向内凸设有多个内引脚；数个支撑条；及一芯片承座，通过所述数个支撑条的连接支撑而设于所述框架的中央，所述芯片承座的高度低于所述框架的高度；其中每一所述支撑条沿着所述支撑条的ー长度方向上设有至少ー加强肋。在本实用新型的一实施例中，所述支撑条具有一外水平部、一倾斜部及一内水平部，所述加强肋延伸形成在所述外水平部、倾斜部及内水平部上。在本实用新型的一实施例中，所述支撑条与所述加强肋的截面呈一 V型。在本实用新型的一实施例中，所述支撑条与所述加强肋的截面呈一 U型。在本实用新型的一实施例中，所述支撑条与所述加强肋的截面呈一 W型。在本实用新型的一实施例中，所述支撑条的数量为四个，所述支撑条分别由所述框架的四个内角落以斜角度连接至所述芯片承座的四个外角落。在本实用新型的一实施例中，所述数个支撑条由所述框架对应的两边连接至所述芯片承座的两对应边。在本实用新型的一实施例中，所述支撑条的数量为两个或四个。在本实用新型的一实施例中，所述加强肋为向下凹设的凹肋。在本实用新型的一实施例中，所述加强肋为向上凸设的凸肋。
图I是ー种现有的半导体封装构造的俯视图。。图2A是图I的现有的半导体封装构造的导线架的支撑条沿A-A剖面线的局部立体剖面示意图。图2B是图I的现有的半导体封装构造沿B-B剖面线的侧剖视图。图3A是图2B的现有的半导体封装构造封装后的示意图。图3B是另ー图2B的现有的半导体封装构造封装后的示意图。 图4是本实用新型第一实施例的半导体封装构造的俯视图。图5A是图4的本实用新型第一实施例的半导体封装构造的导线架的支撑条沿A-A剖面线的局部立体剖面示意图。图5B是图4的本实用新型第一实施例的半导体封装构造沿B-B剖面线的侧剖视图。图6是图5B的本实用新型第一实施例的半导体封装构造封装后的示意图。图7是本实用新型第二实施例的半导体封装构造的俯视图。图8是本实用新型第三实施例的半导体封装构造的俯视图。图9是本实用新型第四实施例的半导体封装构造的导线架的局部立体剖面示意图。图10是本实用新型第五实施例的半导体封装构造的导线架的局部立体剖面示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是參考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。请參照图4所示，图4掲示本实用新型第一实施例的半导体封装构造的俯视图。本实用新型第一实施例的半导体封装构造10包含一导线架11及ー芯片12。所述导线架11包含ー框架111、ニ个支撑条112及一芯片承座113。所述框架111是由四个边框组成的金属框架，所述框架111的内缘向内凸设有多个内引脚114 ;所述芯片承座113通过所述ニ个支撑条112 (或称为钉架Tie bar)的连接支撑而设于所述框架111的中央。特别说明的是，所述导线架11是ー下沉式的导线架，也就是所述芯片承座113的高度低于所述框架111的高度。另外，为了说明上的方便及附图的简化，图I中所绘示及描述的是以ー个芯片为ー个封装単元的导线架，实际的使用情形，所述导线架11可能是ー个以行列排列方式连接成一整片的形态。再者，所述芯片12固定于所述导线架11的芯片承座113上，并且所述芯片12以打线接合方法，通过数条导线13电性连接所述芯片12与所述框架111的内引脚114。请再參照图5A及图5B所示，图5A掲示本实用新型第一实施例的半导体封装构造的导线架的支撑条沿A-A剖面线的局部立体剖面示意图；以及图5B掲示本实用新型第一实施例的半导体封装构造沿B-B剖面线的侧剖视图。如图5A所示，所述支撑条112的长度方向上设有一向下凹设的加强肋112a，其截面约呈“V”字型。更详细来说，所述支撑条112由外而内依序具有一外水平部、一倾斜部 及一内水平部，所述加强肋112a是延伸形成在所述外水平部、倾斜部及内水平部上。虽然所述支撑条112的实际厚度没有改变，但所述支撑条112在承受来自上下垂直方向上的支撑カ却得以大幅増加。请再參照图6所示，图6掲示图5B的本实用新型第一实施例的半导体封装构造封装后的示意图。由于本实用新型第一实施例的的导线架11的所述支撑条112的截面具有“V”字型，形成向下凸设的所述加强肋112a，因此所述支撑条112对于所述芯片承座113及设于其上的所述芯片12的支撑力量得以提高。当以一封胶14封装所述导线架11及所述芯片12时，所述芯片承座113可以承受所述封胶14灌入时的模流压力，不会被推挤上升或下降，其可防止所述半导体封装构造10发生封装组件外露的问题，从而提高所述半导体封装构造10的封装质量。再者，在本实施例中，所述ニ个支撑条112是由所述框架111对应的两边连接至所述芯片承座113的对应边，并且所述ニ个支撑条112的数量为ニ个。然而在本实用新型中，并不限制所述支撑条112的具体数量及位置，使用者可依实际需要来进行设计。另外，本实用新型也不限制所述支撑条112的加强肋的数量，亦不限制设置在所述支撑条112的上表面或下表面，所述加强肋112a可为向下凹设的凹肋或向上凸设的凸肋；并且，本实用新型也不限制所述支撑条112截面的具体形状，使用者可依实际需要来进行设计。请參照图7所示，图7掲示本实用新型第二实施例的半导体封装构造的俯视图。本实用新型第二实施例的半导体封装构造相似于本实用新型第一实施例，并大致沿用相同组件名称及图号，但第二实施例的差异特征在于在本实施例中，所述ニ个支撑条112是由所述框架111对应的两边连接至所述芯片承座113的对应边，并且所述ニ个支撑条112的数量为四个，也就是以ニ个为ー组的对称的设于所述芯片承座113的两个对应边上。请參照图8所示，图8掲示本实用新型第三实施例的半导体封装构造的俯视图。本实用新型第三实施例的半导体封装构造相似于本实用新型第一实施例，并大致沿用相同组件名称及图号，但第三实施例的差异特征在于在本实施例中，所述数个支撑条112为四个，分别由所述框架11的四个内角落以斜角度连接至所述芯片承座113的四个外角落。请參照图9所示，图9掲示本实用新型第四实施例的半导体封装构造的导线架的局部立体剖面示意图。本实用新型第四实施例的半导体封装构造相似于本实用新型第一实施例，并大致沿用相同组件名称及图号，但第四实施例的差异特征在于在本实施例中，所述支撑条的截面变化成呈ー U型，同样能够提高所述支撑条112在上下垂直方向上的支撑力。请參照图10所示，图10掲示本实用新型第五实施例的半导体封装构造的导线架的局部立体剖面示意图。本实用新型第五实施例的半导体封装构造相似于本实用新型第一实施例，并大致沿用相同组件名称及图号，但第五实施例的差异特征在干在本实施例中，在本实施例中，所述加强肋112a为两个，所述支撑条的截面变化成呈ー W型，能够进ー步提高所述支撑条112在上下垂直方向上的支撑力。综上所述，相较于现有下沉式的导线架的支撑条的支撑力不足，所述芯片承座容易受到所述封胶灌入时的模流压力推挤而上升或下降，发生封装组件外露的技术问题，图4至10的本实用新型是提供一种半导体封装构造10，其包含一导线架11及ー芯片12。所述导线架11是ー下沉式的导线架，其包含ー框架111、数个支撑条112及一芯片承座113。所述芯片承座113通过所述数个支撑条112的连接支撑设于所述框架111的中央，所述支撑条112凸设有至少ー加强肋112a，使得所述支撑条112对于所述芯片承座113及设于其上的所述芯片12的支撑力量得以提高。当以一封胶14封装所述导线架11及所述芯片12吋，所述芯片承座113可以承受所述封胶14灌入时的模流压力，不会被推挤上升或下降，可防止所述半导体封装构造10发生封装组件外露的问题，从而提高所述半导体封装构造10的封装质量。[0049]本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。
权利要求1.一种半导体封装构造的导线架，其特征在于所述导线架包含 ー框架，由四个边框组成的金属框架，所述框架的内缘向内凸设有多个内引脚； 数个支撑条；及 一芯片承座，通过所述数个支撑条的连接支撑而设于所述框架的中央，所述芯片承座的高度低于所述框架的高度； 其中每一所述支撑条沿着所述支撑条的ー长度方向上设有至少ー加强肋。
2.如权利要求I所述的半导体封装构造的导线架，其特征在于所述支撑条具有一外水平部、一倾斜部及一内水平部，所述加强肋延伸形成在所述外水平部、倾斜部及内水平部上。
3.如权利要求I所述的半导体封装构造的导线架，其特征在于所述支撑条与所述加强肋的截面呈V型。
4.如权利要求I所述的半导体封装构造的导线架，其特征在于所述支撑条与所述加强肋的截面呈U型。
5.如权利要求I所述的半导体封装构造的导线架，其特征在于所述支撑条与所述加强肋的截面呈W型。
6.如权利要求I所述的半导体封装构造的导线架，其特征在于所述支撑条的数量为四个，所述支撑条分别由所述框架的四个内角落以斜角度连接至所述芯片承座的四个外角落。
7.如权利要求I所述的半导体封装构造的导线架，其特征在于所述数个支撑条由所述框架对应的两边连接至所述芯片承座的两对应边。
8.如权利要求7所述的半导体封装构造的导线架，其特征在于所述支撑条的数量为两个或四个。
9.如权利要求I所述的半导体封装构造的导线架，其特征在于所述加强肋为向下凹设的凹肋。
10.如权利要求I所述的半导体封装构造的导线架，其特征在于所述加强肋为向上凸设的凸肋。
专利摘要本实用新型公开一种半导体封装构造的导线架，所述导线架是一下沉式的导线架，其包含一框架、数个支撑条及一芯片承座。所述框架是由四个边框组成的金属框架，所述芯片承座通过所述数个支撑条的连接支撑设于所述框架的中央。所述支撑条凸设有至少一加强肋，使得所述支撑条对于所述芯片承座及设于其上的所述芯片的支撑力量得以提高。当以一封胶封装所述导线架及所述芯片时，所述芯片承座可以承受所述封胶灌入时的模流压力，不会被推挤上升或下降，从而提高所述半导体封装构造的封装质量。
文档编号H01L23/495GK202394953SQ20122000232
公开日2012年8月22日 申请日期2012年1月4日 优先权日2012年1月4日
发明者郭展颖, 陈建文 申请人:日月光半导体制造股份有限公司