半导体装置及其制法
【专利摘要】一种半导体装置及其制法，该半导体装置包括：基板，其具有基板本体与导电线路，该导电线路形成于该基板本体上并具有容置空间；导电材，形成于该容置空间内并电性连接该导电线路；以及半导体组件，其设置于该基板上，该半导体组件具有电性连接垫与导电体，该导电体形成于该电性连接垫上并电性连接该导电材。由此，本发明可避免相邻的导电体间产生焊料桥接的情形，并改善该导电体与该导电材间的对位能力，进而提升该半导体装置的效能。
【专利说明】半导体装置及其制法
【技术领域】
[0001]本发明涉及一种半导体装置及其制法，特别是指一种形成容置空间于导电线路上的半导体装置及其制法。
【背景技术】
[0002]由于半导体的技术不断地增长，愈来愈多的电子组件可以整合在一个半导体装置内，且随着电子产品愈来愈轻薄化的趋势，线路宽度及其间距也愈来愈小。在覆晶封装工艺中，当芯片的导电凸块接置于基板的导电线路上时，若该导电凸块与该导电线路间的对位稍有偏移，就容易产生焊料桥接(solder bridge)的情形，以致降低该半导体装置的效能(performance)。
[0003]图1A为绘示现有技术中半导体装置I的剖视示意图，图1B及图1C为分别绘示现有技术的图1A中半导体装置I于剖面线1B-1B及1C-1C的俯视示意图。如图所示，半导体装置I包括基板10、半导体组件11、焊料12以及底胶13。
[0004]该基板10具有基板本体101、相邻的第一导电线路102与第二导电线路103，该第一导电线路102与该第二导电线路103形成于该基板本体101上。
[0005]该半导体组件11具有芯片111、电性连接垫112、绝缘层113、凸块底下金属层114与相邻的二导电柱115，该电性连接垫112、绝缘层113、凸块底下金属层114与二导电柱115依序形成于该芯片111上。
[0006]该焊料12可分别形成于该第一导电线路102及第二导电线路103的表面104上，并电性连接该二导电柱115。
[0007]该底胶13形成于该基板10的基板本体101与该半导体组件11的绝缘层113间，用以包覆该第一导电线路102、第二导电线路103、绝缘层113、凸块底下金属层114、二导电柱115与焊料12。
[0008]当该二导电柱115的间距105太小时，该焊料12即易于该二导电柱115间的桥接处106产生焊料桥接的情形，以致降低该半导体装置I的效能。
[0009]因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
【发明内容】
[0010]鉴于上述现有技术的种种缺点，本发明提供一种半导体装置，其包括:基板，其具有基板本体与导电线路，该导电线路形成于该基板本体上，该导电线路并具有容置空间；导电材，其形成于该容置空间内，并电性连接该导电线路；以及半导体组件，其设置于该基板上，该半导体组件具有电性连接垫与导电体，该导电体形成于该电性连接垫上并电性连接该导电材。
[0011]本发明也提供一种半导体装置的制法，其包括:提供一具有基板本体与导电线路的基板，该导电线路形成于该基板本体上，该导电线路并具有容置空间；形成导电材于该容置空间内，并电性连接该导电线路；提供一具有电性连接垫与导电体的半导体组件，该导电体形成于该电性连接垫上；以及通过该导电体将该半导体组件接置于该基板的导电材上。
[0012]本发明另提供一种半导体装置的制法，其包括:提供一具有基板本体与导电线路的基板，该导电线路形成于该基板本体上，该导电线路并具有容置空间；提供一具有电性连接垫与导电体的半导体组件；形成导电材于该导电体上；以及通过该导电材将该半导体组件接置于该容置空间的基板本体上，以通过该导电材电性连接该导电线路。
[0013]由上可知，本发明的半导体装置及其制法，主要是在基板的导电线路上形成容置空间，并将导电材形成于该容置空间内，且将该导电体与该导电材(或容置空间)进行对位，再通过该导电材电性连接该半导体组件的导电体与该基板的导电线路。由此，本发明可避免相邻的导电体间产生焊料桥接的情形，并改善该导电体与该导电材(或容置空间)间的对位能力，进而提升该半导体装置的效能。
【专利附图】
【附图说明】
[0014]图1A为绘示现有技术中半导体装置的剖视示意图；
[0015]图1B为绘示现有技术的图1A中半导体装置于剖面线1B-1B的俯视示意图；
[0016]图1C为绘示现有技术的图1A中半导体装置于剖面线1C-1C的俯视示意图；[0017]图2A至图2E为绘示本发明的第一实施例中半导体装置及其制法的剖视示意图，其中，图2A’为绘示本发明图2A中基板的俯视示意图，图2A”为绘示本发明图2A中基板的另一俯视不意图，图2B’为绘不本发明图2B中基板的俯视不意图；
[0018]图3A至图3C为绘示本发明的第二实施例中半导体装置及其制法的剖视示意图；
[0019]图4A至图4C为绘示本发明的第三实施例中半导体装置及其制法的剖视示意图；以及
[0020]图5A至图5C为绘示本发明的第四实施例中半导体装置及其制法的剖视示意图。
[0021]符号说明
[0022]I半导体装置10基板
[0023]101基板本体102第一导电线路
[0024]103第二导电线路 104表面
[0025]105间距106桥接处
[0026]11半导体组件in芯片
[0027]112电性连接垫113绝缘层
[0028]114凸块底下金属层 115导电柱
[0029]12焊料13底胶
[0030]2,2’半导体装置20基板
[0031]21基板本体211表面
[0032]22导电线路22a第一导电线路
[0033]22b第二导电线路 221容置空间
[0034]221a第一容置空间 221b第二容置空间
[0035]222壁面23导电材
[0036]24防焊层240开孔
[0037]30半导体组件31芯片[0038]32电性连接垫33绝缘层
[0039]34凸块底下金属层35导电体
[0040]36导电材40底胶
[0041]1B-1B, 1C-1C剖面线。
【具体实施方式】
[0042]以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0043]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“一”、“第一”、“第二”及“表面”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0044]图2A至图2E为绘示本发明的第一实施例中半导体装置2及其制法的剖视示意图，图2A’为绘示本发明图2A中基板20的俯视示意图，图2A”为绘示本发明图2A中基板20的另一俯视不意图，图2B’为绘不本发明图2B中基板20的俯视不意图。
[0045]如图2A所示，提供一具有基板本体21与导电线路22的基板20，该导电线路22形成于该基板本体21的表面21 I上并具有容置空间221，该容置空间221外露出该导电线路22的壁面222。该容置空间221可为断开该导电线路22的凹口，且该凹口外露出该基板本体21的表面211或底材(prepreg)。
[0046]如图2A’所示，图2A的导电线路22可包括相邻的第一导电线路22a及第二导电线路22b，该第一导电线路22a与该第二导电线路22b分别具有相邻的第一容置空间221a及第二容置空间221b。
[0047]在图2A’中，虚线是指该第一导电线路22a与该第二导电线路22b的延伸方向，且第一导电线路22a与该第二导电线路22b为断开的线路，该第一容置空间221a及该第二容置空间221b外露出该基板本体21的表面211。
[0048]于另一实施方式中，如图2A”所示，该容置空间221可为未断开该导电线路22的凹口，且该凹口的中间部分外露出该基板本体21的表面211或底材。
[0049]如图2B所示，可以网版印刷的方式形成导电材23于该容置空间221内，该导电材23接触该壁面222以电性连接该导电线路22。该导电材23可为焊料，例如锡膏。
[0050] 如图2B’所示，该导电材23形成于该第一容置空间221a及该第二容置空间221b内，并电性连接该第一导电线路22a及该第二导电线路22b，使该第一导电线路22a及该第二导电线路22b断开的各线段分别形成电性连接的线路。
[0051]如图2C所示，提供一具有电性连接垫32与导电体35的半导体组件30，该导电体35形成于该电性连接垫32上。该导电体35可为导电柱或导电凸块等，导电柱例如为铜柱(Cu pillar)。
[0052]于一具体实施例中，该半导体组件30可具有芯片31、绝缘层33与凸块底下金属层34，该电性连接垫32形成于该芯片31上，该绝缘层33也形成于该芯片31上并外露出该电性连接垫32，该凸块底下金属层34形成于该电性连接垫32上，该导电体35则形成于该凸块底下金属层34上。
[0053]如图2D所示，将该半导体组件30的导电体35与该基板20的导电材23进行对位，并以回焊(reflow)等方式将该导电体35接置于该导电材23上，使该半导体组件30设置于该基板20上，其中，该导电体35的部分埋入该导电材23中。
[0054]如图2E所示，形成底胶40于该基板20与该半导体组件30之间，以包覆该导电线路22、导电材23、绝缘层33、凸块底下金属层34与导电体35。
[0055]图3A至图3C为绘示本发明的第二实施例中半导体装置及其制法的剖视示意图。第二实施例与上述图2A至图2E的第一实施例中半导体装置2的制法大致相同，故相同之处不再重还赘述，其主要差异详如下述:
[0056]如图3A所示，该半导体装置的制法中，该导电线路22上还形成有防焊层24，其具有对应外露出该容置空间221的开孔240。
[0057]如图3B所示，将该导电体35与该导电材23进行对位，并以回焊等方式将该导电体35接置于该导电材23上，使该半导体组件30设置于该基板20上。该导电材23形成于该容置空间221内，并接触该导电线路22的壁面222及该防焊层24，该防焊层24可防止该导电材23溢出该容置空间221外。
[0058]如图3C所示，形成底胶40于该基板20与该半导体组件30之间，以包覆该导电线路22、导电材23、防焊层24、绝缘层33、凸块底下金属层34与导电体35。
[0059]图4A至图4C为绘示本发明的第三实施例中半导体装置2及其制法的剖视示意图。第三实施例与上述图2A至图2E的第一实施例中半导体装置2的制法大致相同，故相同之处不再重还赘述，其主要差异详如下述:
[0060]如图4A所示，在半导体装置2的制法中，图2B的导电材23未形成于图4A的容置空间221内，而是改以导电材36取代该导电材23，并将该导电材36预先形成于半导体组件30的导电体35上。
[0061]如图4B所示，将该半导体组件30的导电材36与该基板20的容置空间221进行对位，并以回焊等方式将该导电材36接置于该容置空间221的基板本体21上，以通过该导电材36电性连接该导电体35与该导电线路22，以使该半导体组件30设置于该基板20上。
[0062]如图4C所示，形成底胶40于该基板20与该半导体组件30之间，以包覆该导电线路22、绝缘层33、凸块底下金属层34、导电体35与导电材36。
[0063]图5A至图5C为绘示本发明的第四实施例中半导体装置及其制法的剖视示意图。第四实施例与上述图2A至图2E的第一实施例中半导体装置2的制法大致相同，故相同之处不再重还赘述，其主要差异详如下述:
[0064]如图5A所示，该半导体装置的制法中，该导电线路22上还形成有防焊层24，其具有对应外露出该容置空间221的开孔240。同时，图2B的导电材23未形成于图5A的容置空间221内，而是改以导电材36取代该导电材23，并将该导电材36形成于半导体组件30的导电体35上。
[0065]如图5B所示，将该半导体组件30的导电材36与该基板20的容置空间221进行对位，并以回焊等方式将该导电材36接置于该容置空间221的基板本体21上，以通过该导电材36电性连接该导电体35与该导电线路22，以使该半导体组件30设置于该基板20上。该导电材36形成于该容置空间221内，并接触该导电线路22的壁面222及该防焊层24，该防焊层24可防止该导电材36溢出该容置空间221外。
[0066]如图5C所示，形成底胶40于该基板20与该半导体组件30之间，以包覆该导电线路22、防焊层24、绝缘层33、凸块底下金属层34、导电体35与导电材36。
[0067]本发明另提供一种半导体装置2，如图2E所示，半导体装置2包括基板20、导电材23以及半导体组件30。
[0068]该基板20具有基板本体21与导电线路22，该导电线路22形成于该基板本体21上并具有容置空间221，该容置空间221外露出该导电线路22的壁面222，该导电材23形成于该容置空间221内，并接触该壁面222以电性连接该导电线路22。该导电材23可为锡膏、焊料或金属材料等。
[0069]该导电线路22可包括相邻的第一导电线路22a及第二导电线路22b，该第一导电线路22a与该第二导电线路22b分别具有相邻的第一容置空间221a及第二容置空间221b。
[0070]该容置空间221可为断开该导电线路22的凹口，且该凹口外露出该基板本体21的表面211或底材；或者，该容置空间221可为未断开该导电线路22的凹口，且该凹口的中间部分外露出该基板本体21的表面211或底材。
[0071]该半导体组件30设置于该基板20上，该半导体组件30具有电性连接垫32与导电体35，该导电体35形成于该电性连接垫32上并电性连接该导电材23。该导电体35可为导电柱或导电凸块等。
[0072]该半导体组件30可具有凸块底下金属层34，形成于该电性连接垫32与该导电体35之间。
[0073]该半导体组件30可具有芯片31与绝缘层33，该电性连接垫32形成于该芯片31上，该绝缘层33也形成于该芯片31上并外露出该电性连接垫32，该凸块底下金属层34形成于该电性连接垫32上，该导电体35则形成于该凸块底下金属层34上，且该导电体35的部分埋入该导电材23中。
[0074]该半导体装置2可包括底胶40，形成于该基板20与该半导体组件30之间，用以包覆该导电线路22、导电材23、绝缘层33、凸块底下金属层34与导电体35。
[0075]于图3C所示的半导体装置2’，图3C与图2E的半导体装置2大致相同，故相同之处不再重还赘述，其主要差异详如下述:
[0076]在图3C中，基板20可具有防焊层24，其形成于该导电线路22上，并具有对应外露出该容置空间221的开孔240。导电材23形成于该容置空间221内，并接触该导电线路22的壁面222及该防焊层24，该防焊层24可防止该导电材23溢出该容置空间221外。
[0077]由上可知，本发明的半导体装置及其制法，主要是在基板的导电线路上形成容置空间，以将导电材形成于该容置空间内，并将该导电体与该导电材(或容置空间)进行对位，且通过该导电材电性连接半导体组件的导电体与该基板的导电线路，再将底胶形成于该半导体组件与该基板之间。
[0078]由此，本发明可避免相邻的导电体间产生焊料桥接的情形，并改善该导电体与该导电材(或容置空间)间的对位能力，以提升该半导体装置的效能。同时，将该导电材形成于该导电线路的容置空间内，可增加该导电材与导电线路的接触面积，并强化该导电体与导电线路间的接合强度，且可减少该底胶的用量，也能降低该半导体装置的厚度。还有，该基板的导电材是采网版印刷等方式形成于该导电线路的容置空间内，可简化该导电线路的工艺，并节省该半导体装置的制造时间及生产成本。
[0079]上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
【权利要求】
1.一种半导体装置，包括: 基板，其具有基板本体与导电线路，该导电线路形成于该基板本体上，该导电线路并具有容置空间； 导电材，其形成于该容置空间内，并电性连接该导电线路；以及 半导体组件，其设置于该基板上，并具有电性连接垫与导电体，该导电体形成于该电性连接垫上并电性连接该导电材。
2.根据权利要求1所述的半导体装置，其特征在于，该容置空间为断开该导电线路的凹口，且该凹口外露出该基板本体的表面。
3.根据权利要求1所述的半导体装置，其特征在于，该容置空间为未断开该导电线路的凹口，且该凹口的中间部分外露出该基板本体的表面。
4.根据权利要求1所述的半导体装置，其特征在于，该导电材为焊料。
5.根据权利要求1所述的半导体装置，其特征在于，该导电体的部分埋入该导电材中。
6.根据权利要求1所述的半导体装置，其特征在于，该导电体为导电柱或导电凸块。
7.根据权利要求1所述的半导体装置，其特征在于，该导电线路包括相邻的第一导电线路或第二导电线路，该第一导电线路与该第二导电线路分别具有相邻的第一容置空间及第二容置空间，且该导电材形成于该第一容置空间及第二容置空间内。
8.根据权利要求1所述的半导体装置，其特征在于，该基板还具有防焊层，其形成于该导电线路上，并具有对应外露出该容置空间的开孔。
9.根据权利要求1所述的半导体装置，其特征在于，该半导体装置还包括底胶，其形成于该基板与该半导体组件之间，以包覆该导电线路、导电材与导电体。
10.一种半导体装置的制法，其包括: 提供一具有基板本体与导电线路的基板，该导电线路形成于该基板本体上，该导电线路并具有容置空间； 形成导电材于该容置空间内，并电性连接该导电线路； 提供一具有电性连接垫与导电体的半导体组件，该导电体形成于该电性连接垫上；以及 通过该导电体将该半导体组件接置于该基板的导电材上。
11.根据权利要求10所述的半导体装置的制法，其特征在于，该容置空间为断开该导电线路的凹口，且该凹口外露出该基板本体的表面。
12.根据权利要求10所述的半导体装置的制法，其特征在于，该容置空间为未断开该导电线路的凹口，且该凹口的中间部分外露出该基板本体的表面。
13.根据权利要求10所述的半导体装置的制法，其特征在于，该导电材为焊料。
14.根据权利要求10所述的半导体装置的制法，其特征在于，该导电体为导电柱或导电凸块。
15.根据权利要求10所述的半导体装置的制法，其特征在于，该导电线路包括相邻的第一导电线路及第二导电线路，该第一导电线路与该第二导电线路分别具有相邻的第一容置空间及第二容置空间，且该导电材形成于该第一容置空间及第二容置空间内。
16.根据权利要求10所述的半导体装置的制法，其特征在于，该导电线路上还形成有防焊层，其具有对应外露出该容置空间的开孔。
17.根据权利要求10所述的半导体装置的制法，其特征在于，该制法还包括形成底胶于该基板与该半导体组件之间，以包覆该导电线路、导电材与导电体。
18.根据权利要求10所述的半导体装置的制法，其特征在于，该导电体的部分埋入该导电材中。
19.根据权利要求10所述的半导体装置的制法，其特征在于，是以网版印刷的方式形成该导电材。
20.一种半导体装置的制法，其包括: 提供一具有基板本体与导电线路的基板，该导电线路形成于该基板本体上，该导电线路并具有容置空间； 提供一具有电性连接垫与导电体的半导体组件； 形成导电材于该导电体上；以及 通过该导电材将该半导体组件接置于该容置空间的基板本体上，以通过该导电材电性连接该导电线路。
21.根据权利要求20所述的半导体装置的制法，其特征在于，该容置空间为断开该导电线路的凹口，且该凹口外露出该基板本体的表面。
22.根据权利要求20所述的半导体装置的制法，其特征在于，该容置空间为未断开该导电线路的凹口，且该凹口的中间部分外露出该基板本体的表面。
23.根据权利要求20所述的半导体装置的制法，其特征在于，该导电线路包括相邻的第一导电线路及第二导电线路，该第一导电线路与该第二导电线路分别具有相邻的第一容置空间及第二容置空间，且该导电材置于该第一容置空间及第二容置空间内。
24.根据权利要求20所述的半导体装置的制法，其特征在于，该导电线路上还形成有防焊层，其具有对应外露出该容置空间的开孔。
25.根据权利要求20所述的半导体装置的制法，其特征在于，该制法还包括形成底胶于该基板与该半导体组件之间，以包覆该导电线路、导电材与导电体。
26.根据权利要求20所述的半导体装置的制法，其特征在于，该导电材为焊料。
27.根据权利要求20所述的半导体装置的制法，其特征在于，该导电体的部分埋入该导电材中。
28.根据权利要求20所述的半导体装置的制法，其特征在于，该导电体为导电柱或导电凸块。
【文档编号】H01L21/60GK103928433SQ201310046666
【公开日】2014年7月16日 申请日期:2013年2月5日 优先权日:2013年1月15日
【发明者】林长甫, 蔡和易, 姚进财, 洪静慧 申请人:矽品精密工业股份有限公司