锗硅异质结双极型晶体管制造方法
【专利摘要】本发明公开了一种锗硅异质结双极型晶体管制造方法，是在牺牲介质层淀积和基区窗口打开后，形成一个侧墙并进行高剂量的离子注入，它可以和从重掺杂的基区多晶硅扩散到有源区的较浅的外基区重掺杂一起形成分级的外基区掺杂区。在发射极窗口形成后，进行小剂量低能量的选择性集电区离子注入。由于上面的两次离子注入都是自对准进行的，在分别降低外基区电阻和集电区电阻的同时，可以控制基区-集电区电容为最低，这样可极大地提高器件的射频特性，如特征频率、功率增益等，工艺流程简单易于实施。
【专利说明】锗硅异质结双极型晶体管制造方法
【技术领域】
[0001] 本发明涉及半导体集成电路制造领域，特别是指一种锗硅异质结双极型晶体管制 造方法。
【背景技术】
[0002] 射频电路应用需要有较高特征频率和击穿电压的乘积的器件，这一需求主要来自 两个方面，一是射频应用本身需要较高特征频率的器件，二是为驱动射频器件中进行内匹 配的电容和电感，需要较高的工作电压和工作电流，而工作电压主要由器件的击穿电压决 定。小栅宽的CMOS器件可以达到200GHz以上的特征频率，但其击穿电压和相应的工作电 压较低，用CMOS设计射频电路是有挑战性的；相比之下，锗硅异质结双极型晶体管（HBT: HeterojunctionBipolarTransistor)器件则在相同的特征频率下有大致2倍的工作电 压，用它设计射频电路有优势；如何在不明显增加工艺成本的基础上，进一步增加特征频率 和击穿电压的乘积是锗硅HBT研发的一个重要的努力方向。
[0003] 常规的锗硅异质结双极型晶体管，其结构如图1所示，其制造方法大致包含如下 步骤：在P型基板Γ、N型埋层2'、低掺杂N型外延3'及集电极引出端5'完成后，生长场 氧4'或用浅槽作为隔离，在基区有源区的中心离子注入形成选择性集电区6'，随后淀积一 层氧化硅和一层无定形硅，光刻和干法刻蚀无定形硅打开基区有源区；湿法去除露出的氧 化硅并清洗硅表面，进行锗硅外延层7'的生长；淀积介质叠层，光刻和刻蚀打开外基区；淀 积介质并回刻形成侧墙9' ；淀积外基区多晶硅11'，回刻多晶硅使表面在介质叠层下，进行 大剂量小能量P型离子注入以形成重掺杂的外基区多晶硅；淀积氧化硅介质层12'，通过化 学机械研磨进行表面平坦化，在外基区有氧化硅；干法刻蚀其它区域的多晶硅而形成基区， 随后用湿法去除底层氧化硅而部分存留基区多晶硅；淀积氧化硅-氮化硅-氧化硅叠层，回 刻形成ONO侧墙13'，湿法去除ONO侧墙的外部及底部氧化硅层，淀积发射极多晶硅15'，发 射极多晶硅是N型重掺杂的，光刻和刻蚀形成发射极，再淀积氧化硅并回刻形成发射极侧 墙16'，快速热退火激活和扩散掺杂质，这样器件就形成了。
[0004] 上述制造方法，由于光刻套准精度，选择性发射极离子注入区6'比发射极窗口要 大，这样会降低和外基区17'的距离从而增大基区-集电区的电容，而为降低外基区电阻而 增大基区多晶硅的P型离子注入剂量也受到基区-集电区电容增大的限制。
【发明内容】
[0005] 本发明所要解决的技术问题在于提供一种锗硅异质结双极型晶体管制造方法。
[0006] 为解决上述问题，本发明所述的一种锗硅异质结双极型晶体管制造方法，包含如 下工艺步骤：
[0007] 第1步，在轻掺杂P型衬底上形成N型埋层，再生长N型外延区；在外延区内形成 浅槽隔离，用N型离子注入在集电极的引出端形成低电阻下沉通道；
[0008] 第2步，在基区有源区的中心离子注入形成选择性集电区，再用低温外延生长锗 硅层，光刻和干刻去除基区以外的锗硅层，形成内外锗硅基区；
[0009] 第3步，淀积介质叠层，光刻和刻蚀打开外基区；
[0010] 第4步，淀积介质并回刻，形成侧墙；
[0011] 第5步，利用自对准外基区窗口进行P型离子注入形成重掺杂外基区；
[0012] 第6步，湿法去除侧墙后，淀积外基区多晶硅；
[0013] 第7步，回刻外基区多晶硅，再进行离子注入形成重掺杂的外基区多晶硅；
[0014] 第8步，淀积氧化硅介质层并进行化学机械研磨平坦化；
[0015] 第9步，以外基区上的氧化硅介质层作为阻挡层，进行多晶硅干法刻蚀，并用湿法 去除外延上的氧化硅层，外基区多晶硅上的氧化硅层保留；
[0016] 第10步，淀积氧化硅-氮化硅-氧化硅叠层，回刻形成侧墙，利用光刻胶打开窗 口，进行自对准发射极窗口的选择性集电区离子注入；
[0017] 第11步，湿法去除侧墙外部及底部的氧化硅层，淀积发射极多晶硅；
[0018] 第12步，光刻及刻蚀形成发射极，再淀积介质层，快速热退火后回刻介质层形成 侧墙。
[0019] 进一步地，所述第1步中，形成电下沉通道的N型离子注入的杂质为磷，注入能量 为50?150KeV，注入剂量为IO15?IO16CM'
[0020] 进一步地，所述第2步中，选择性集电区的离子注入的杂质为磷，注入能量为 100?300KeV，注入剂量为IO12?IO13CM'
[0021] 进一步地，所述第3步中，介质叠层优选地从下至上依次为氧化硅-多晶硅-氧化 硅，优选地各层厚度对应依次为150-2500-500A。
[0022] 进一步地，所述第5步中，外基区的离子注入为硼，注入能量为5?20KeV，注入剂 量为IO15 ?3x1015CM_2。
[0023] 进一步地，所述第7步中，回刻外基区多晶硅至其表面位于介质叠层以下；外基区 多晶硅的注入杂质离子为硼，注入能量为30KeV以下，注入剂量为IO15?IO16CM'
[0024] 进一步地，所述第8步中，化学机械研磨使外基区保留有氧化硅，其他区域停留在 多晶娃上。
[0025] 进一步地，所述第10步中，选择性集电区的离子注入杂质为磷，注入能量为50? IOOKeV,注入剂量为IO12?IO13CM'
[0026] 进一步地，所述第11步中，或者在淀积发射极多晶硅之前先进行快速热氧化形成 薄氧化硅后再淀积发射极多晶硅；淀积的发射极多晶硅为N型重掺杂，杂质离子优选地是 砷，体浓度为IO2ciCiT3以上。
[0027]进一步地，所述第12步中，快速热退火的温度为1000?KKTC，时间为5?30秒。
[0028] 本发明所述的锗硅异质结双极型晶体管制造方法，在外基区相距一个侧墙的间距 的外面，增加一个高掺杂的P型区，用于降低外基区的电阻，由于这一区域离发射极窗口较 远，而不会增加基极-集电极电容；同时靠近基极-集电极耗尽区的选择性集电极离子注入 是自对准发射极窗口的，在同样降低集电极电阻的情况下，可进一步拉大高掺杂的选择性 集电区和外基区的距离，从而降低基极-集电极电容。
【专利附图】
【附图说明】
[0029] 图1是传统锗硅HBT的结构示意图；
[0030] 图2是传统锗硅HBT制造工艺流程图；
[0031] 图3?14是本发明工艺个步骤示意图；
[0032] 图15是本发明工艺流程图。
[0033] 附图标记说明
[0034]1是P型硅衬底，2是重掺杂N型埋层，3是N型外延，4是STI，5是N型重掺杂下沉 通道，6是N型选择性离子注入，7是锗硅外延，8是介质叠层，9是牺牲侧墙，10是外基区外 侧P型低电阻区，11是外基区多晶硅，12是基区上层氧化硅，13是基区和发射区之间侧墙， 14是集电极选择性离子注入，15是多晶硅发射极，16是多晶硅发射极侧墙，17是外基区。
【具体实施方式】
[0035] 本发明所述的一种锗硅HBT制造方法，包含如下工艺步骤：
[0036] 第1步，如图3所示，在轻掺杂P型衬底1上形成N型埋层2,再生长N型外延区 3;在外延区3内形成浅槽隔离4,用N型离子注入在集电极的引出端形成低电阻下沉通道 5;形成电下沉通道5的N型离子注入的杂质为磷，注入能量为50?150KeV，注入剂量为 IO15 ?IO16CM'
[0037] 第2步，如图4所示，在基区有源区的中心离子注入形成选择性集电区6,再用低温 外延生长锗硅层，光刻和干刻去除基区以外的锗硅层，形成内外锗硅基区7;选择性集电区 的离子注入的杂质为磷，注入能量为100?300KeV，注入剂量为IO12?1013CM_2。
[0038] 第3步，如图5所示，淀积介质叠层8,较佳地为氧化硅-多晶硅-氧化硅的叠层， 厚度依次为15〇A、2500A、500A。光刻和刻蚀打开外基区。
[0039] 第4步，如图6所示，淀积介质并回刻，形成侧墙9。
[0040] 第5步，如图7所示，利用自对准外基区窗口进行P型离子注入形成重掺杂外基 区(外基区10在图8中示出）；外基区的离子注入为硼，注入能量为5?20KeV，注入剂量为 IO15 ?3x1015CM-2。
[0041] 第6步，如图8所不，湿法去除侧墙9后，淀积外基区多晶娃11。
[0042] 第7步，如图9所示，回刻外基区多晶硅11，再进行离子注入形成重掺杂的外基区 多晶硅；回刻外基区多晶硅至其表面位于介质叠层以下；外基区多晶硅的注入杂质离子为 硼，注入能量为30KeV以下，注入剂量为IO15?IO16CM'
[0043] 第8步，如图10所示，淀积氧化硅介质层12并进行化学机械研磨平坦化；化学机 械研磨使外基区保留有氧化硅，其他区域停留在多晶硅上。
[0044] 第9步，如图11所示，以外基区上的氧化硅介质层12作为阻挡层，进行多晶硅干 法刻蚀，并用湿法去除外延3上的氧化硅层12,外基区多晶硅11上的氧化硅层12保留。
[0045] 第10步，如图12所示，淀积氧化硅-氮化硅-氧化硅叠层，回刻形成侧墙，利用光 刻胶打开窗口，进行自对准发射极窗口的选择性集电区离子注入(选择性集电区14在图13 中示出）;选择性集电区的离子注入杂质为磷，注入能量为50?lOOKeV，注入剂量为IO12? IO13CM'
[0046] 第11步，如图13所示，湿法去除侧墙外部及底部的氧化硅层，淀积发射极多晶硅； 或者在淀积发射极多晶硅之前先进行快速热氧化形成薄氧化硅后再淀积发射极多晶硅；淀 积的发射极多晶硅为N型重掺杂，杂质离子优选地是砷，体浓度为IO2tlCiT3以上。
[0047] 第12步，光刻及刻蚀形成发射极，再淀积介质层，快速热退火后回刻介质层形成 侦衫啬。快速热退火的温度为1000?ll〇〇°C，时间为5?30秒。器件最终完成如图14所 /Jn〇
[0048] 以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来 说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1. 一种错娃异质结双极型晶体管制造方法，其特征在于；包含如下工艺步骤： 第1步，在轻惨杂P型衬底上形成N型埋层，再生长N型外延区；在外延区内形成浅槽 隔离，用N型离子注入在集电极的引出端形成低电阻下沉通道； 第2步，在基区有源区的中也离子注入形成选择性集电区，再用低温外延生长错娃层， 光刻和干刻去除基区W外的错娃层，形成内外错娃基区； 第3步，淀积介质叠层，光刻和刻蚀打开外基区； 第4步，淀积介质并回刻，形成侧墙； 第5步，利用自对准外基区窗口进行P型离子注入形成重惨杂外基区； 第6步，湿法去除侧墙后，淀积外基区多晶娃； 第7步，回刻外基区多晶娃，再进行离子注入形成重惨杂的外基区多晶娃； 第8步，淀积氧化娃介质层并进行化学机械研磨平坦化； 第9步，W外基区上的氧化娃介质层作为阻挡层，进行多晶娃干法刻蚀，并用湿法去除 外延上的氧化娃层，外基区多晶娃上的氧化娃层保留； 第10步，淀积氧化娃-氮化娃-氧化娃叠层，回刻形成侧墙，利用光刻胶打开窗口，进 行自对准发射极窗口的选择性集电区离子注入； 第11步，湿法去除侧墙外部及底部的氧化娃层，淀积发射极多晶娃； 第12步，光刻及刻蚀形成发射极，再淀积介质层，快速热退火后回刻介质层形成侧墙。
2. 如权利要求1所述的一种错娃异质结双极型晶体管制造方法，其特征在于；所述第 1步中，形成电下沉通道的N型离子注入的杂质为磯，注入能量为50?150KeV，注入剂量为 1〇15 ?1〇i6cm-2。
3. 如权利要求1所述的一种错娃异质结双极型晶体管制造方法，其特征在于；所述第2 步中，选择性集电区的离子注入的杂质为磯，注入能量为100?300KeV，注入剂量为1〇12? 10"CM_2。
4. 如权利要求1所述的一种错娃异质结双极型晶体管制造方法，其特征在于；所述第 3步中，介质叠层优选地从下至上依次为氧化娃-多晶娃-氧化娃，优选地各层厚度对应依 次为巧oA、巧OOA、500A。
5. 如权利要求1所述的一种错娃异质结双极型晶体管制造方法，其特征在于；所述第5 步中，外基区的离子注入为测，注入能量为5?20KeV，注入剂量为10"?3x1〇i 5CM^。
6. 如权利要求1所述的一种错娃异质结双极型晶体管制造方法，其特征在于；所述第7 步中，回刻外基区多晶娃至其表面位于介质叠层W下；外基区多晶娃的注入杂质离子为测， 注入能量为30KeV W下，注入剂量为10"?1〇i6cM^2。
7. 如权利要求1所述的一种错娃异质结双极型晶体管制造方法，其特征在于：所述第8 步中，化学机械研磨使外基区保留有氧化娃，其他区域停留在多晶娃上。
8. 如权利要求1所述的一种错娃异质结双极型晶体管制造方法，其特征在于；所述第 10步中，选择性集电区的离子注入杂质为磯，注入能量为50?lOOKeV，注入剂量为1〇12? 10"CM_2。
9. 如权利要求1所述的一种错娃异质结双极型晶体管制造方法，其特征在于；所述第 11步中，或者在淀积发射极多晶娃之前先进行快速热氧化形成薄氧化娃后再淀积发射极多 晶娃；淀积的发射极多晶娃为N型重惨杂，杂质离子优选地是神，体浓度为102化矿3 w上。
10.如权利要求1所述的一种错娃异质结双极型晶体管制造方法，其特征在于；所述第 12步中，快速热退火的温度为1000?llOOC，时间为5?30砂。
【文档编号】H01L21/331GK104425244SQ201310365041
【公开日】2015年3月18日 申请日期:2013年8月20日 优先权日:2013年8月20日
【发明者】周正良, 陈曦, 潘嘉 申请人:上海华虹宏力半导体制造有限公司