一种超结mosfet器件的制作方法
【专利摘要】本实用新型公开一种超结MOSFET器件，在第一导电类型漂移层内设置紧邻第二导电类型体区的第一导电类型的第一缓冲层及紧邻第二导电类型第二柱的第一导电类型的第二缓冲层；第二导电类型体区与第一导电类型漂移层被所述第一导电类型的第一缓冲层隔离，第二导电类型第二柱与第一导电类型第一柱被所述第一导电类型的第二缓冲层隔离；第一导电类型的第一缓冲层和第一导电类型的第二缓冲层的杂质浓度大于第一导电类型漂移层及第一导电类型第一柱的杂质浓度。本实用新型具有更优化的体二极管反向恢复特性。
【专利说明】—种超结MOSFET器件
【技术领域】
[0001]本实用新型涉及一种半导体器件，尤其是一种具有超结结构的半导体器件。
【背景技术】
[0002]在中高压功率半导体器件领域,超结结构(Super Junction)已经被广泛采用。如图1所示，在功率MOSFET的漂移区内，N柱与P柱交替邻接设置而成的多个P-N柱对形成超结结构。当具有超结结构的MOSFET器件截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱与P柱间的P-N结界面延伸，由于N柱内的杂质量和P柱内的杂质量相等，因此耗尽层延伸并且完全耗尽N柱与P柱，从而支持器件耐压。对比传统功率MOSFET器件，超结MOSFET器件可以获得更加优异的器件耐压与导通电阻的折中关系。然而，普通的超结器件的一个缺点就是它的寄生体二极管的反向恢复特性比较差，超结结构的P-N柱状结构是用来获得电荷平衡的，这给超结器件的寄生体二极管带来两个后果:一是P-N结的面积对比传统不带超结结构的功率M0SFET，如平面型双扩散MOSFET (Planar DMOS)大了许多，导致超结器件当应用于需要反向续流二极管的一些拓扑电路的情况时，如半桥(例如HID半桥或LLC)和全桥(例如ZVS桥)，寄生体二极管在导通后，较大载流子注入使得反向恢复电荷Qrr和反向恢复峰值电流Irrm升高；二是由于P-N结柱的快速耗尽使得器件的dv/dt增大，导致寄生的NPN晶体管开通或是很快恢复过来。这些缺点，使得普通的超结器件在硬开关应用时由于较高的反向恢复峰值电流Irrm和dv/dt非常容易损坏。
[0003]以HID半桥应用为例，图2是一款典型的半桥电路，图2中Tl、T2和T3是普通的超结 MOSFET 器件，Dl、D2、D3、D4、D5、D6、D7、D8 及 D9 为二极管，其中二极管 D6、D7、D8 及D9构成整流桥；L1、L2、L3及L4为电感，Cl、C2、C3、C4、C5及C6为电容，电容Cl两端并联有电源Vdd，超结MOSFET器件Tl的栅极端与控制器20相连，所述控制器20采用LG562，21为负载，负载21的两端分别与电容C3、C4及电感L3相连，22为变压器。由于普通的超结MOSFET器件T2和T3的反向恢复特性较差，因此，在T2、T3上又分别并联了 二极管D4、D5，这样虽然可以在一定程度上解决T2、T3容易因为过高Irrm和dv/dt而失效的问题，但是，由于电路当中增加了额外的器件，所以整个电路的功耗也会增加，T2、T3的功效也会降低，这种情况在现今不断追求节能降耗的发展方向下，不是一种好的选择。
[0004]为解决超结MOSFET器件体二极管反向恢复特性问题，目前有三种方式被提出或采用:1、使用电子辐照在漂移层中制造缺陷，减小反向恢复过程中载流子寿命，降低反向恢复电荷，但这种方法会带来器件漏电增加，并且辐照产生的缺陷会在高温和长期工作后恢复，影响器件可靠性；2、使用重金属掺杂，在器件漂移层中形成复合中心，减小反向恢复过程中载流子寿命，这种方式制造工艺特殊，工艺成本高，器件漏电特性也会变差；3、在超结MOSFET器件中并联肖特基二极管，以改善器件体二极管反向恢复特性，这种方式除制造工艺特殊外，器件漏电更是无法控制，目前几乎没有被应用与实际产品中。
[0005]由此可见，一种能通过优化器件结构达到改善超结MOSFET体二极管特性要求的超结MOSFET器件是非常必要的。实用新型内容
[0006]本实用新型的目的在于克服现有技术中存在的不足，提供一种具有更优化的体二极管反向恢复特性的超结MOSFET器件。
[0007]本实用新型的技术方案如下:
[0008]按照本实用新型所提供的技术方案，一种超结MOSFET器件，在所述超结MOSFET器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述半导体基板由相邻第一主面的第一导电类型漂移层和相邻第二主面的第二导电类型衬底组成；第一导电类型漂移层内包括多对具有第一导电类型的第一柱和具有第二导电类型的第二柱；所述第一柱与第二柱沿着电流流通方向在半导体基板的第一导电类型漂移层内延伸；在垂直电流流通的方向上，由所述第一柱和第二柱构成的多对PN柱交替设置，在半导体基板内形成超结结构；
[0009]所述第一导电类型漂移层内设置有第二导电类型体区，所述第二导电类型体区与第二柱相连接，相邻的第二导电类型体区间通过第一导电类型漂移层隔离；第二导电类型体区内设置有第一导电类型源区；相邻第二导电类型体区之间的第一导电类型漂移层正上方设置有栅氧化层，所述栅氧化层与相应的第二导电类型体区及第一导电类型源区部分交叠；在栅氧化层上覆盖有导电多晶硅，所述导电多晶硅上设置有绝缘介质层，所述绝缘介质层覆盖于相应的导电多晶硅上并与相应的栅氧化层一起包覆导电多晶硅；相邻的绝缘介质层间设有源极引线孔，所述源极引线孔内填充有源极金属，所述源极金属与导电多晶硅间通过绝缘介质层隔离；
[0010]所述第一导电类型漂移层内设置有紧邻第二导电类型体区的第一导电类型的第一缓冲层及紧邻第二柱的第一导电类型的第二缓冲层；第二导电类型体区与第一导电类型漂移层被所述第一导电类型的第一缓冲层隔离，第二柱与第一柱被所述第一导电类型的第二缓冲层隔离；第一导电类型的第一缓冲层和第一导电类型的第二缓冲层的杂质浓度大于第一导电类型漂移层及第一柱的杂质浓度。
[0011]其进一步的技术方案为:
[0012]在所述超结MOSFET器件的截面上，相邻的第一导电类型的第一缓冲层相连接，或者被第一导电类型漂移层隔离。
[0013]所述超结MOSFET器件包括平面栅型MOSFET结构或者沟槽栅型MOSFET结构。
[0014]注:上述“第一导电类型”和“第二导电类型”两者中，对于N型超结MOSFET器件，第一导电类型为N型，第二导电类型为P型；对于P型超结MOSFET器件，第一导电类型与第二导电类型所指的类型与N型超结MOSFET器件正好相反。
[0015]本实用新型的有益技术效果是:
[0016]当传统的超结MOSFET器件工作在体二极管续流模式时，电流从源极流入漏极，即电流从第二导电类型体区和第二导电类型柱流入第一导电类型漂移层中，第二导电类型载流子会在第一导电类型漂移层中形成载流子存储。当器件体二极管反向恢复时，器件漏极电压升高，器件第一导电类型漂移层中的超结结构迅速耗尽，存储在第一导电类型漂移层中的第二导电类型载流子被扫出，形成反向恢复电流，存储在第一导电类型漂移层中的第二导电载流子总量的大小决定反向恢复电荷和反向恢复电流的大小。过大的反向恢复电流和反向恢复电荷会对器件造成冲击，影响器件可靠性性。[0017]在本实用新型中，当器件工作在体二极管续流模式时，载流子从第二导电类型体区和第二柱流入第一导电类型漂移层，由于引入了第一导电类型的第一缓冲层和第二缓冲层，载流子在第一导电类型漂移层中的存储量会大幅度降低。当器件进入反向恢复过程时，反向恢复电荷和反向恢复电流会明显降低，器件体二极管反向恢复速度也会相应提高。
【专利附图】
【附图说明】
[0018]图1是现有超结MOSFET器件的结构示意图。
[0019]图2是现有超结MOSFET器件典型的半桥电路应用图。
[0020]图3是本实用新型超结MOSFET器件的结构示意图。
[0021]图4?图14是本实用新型超结MOSFET器件具体实施工艺各阶段的剖视图，其中:
[0022]图4是半导体基板的剖视图。
[0023]图5是形成第一导电类型的第一缓冲层后的剖视图。
[0024]图6是形成第二导电类型体区后的剖视图。
[0025]图7是形成硬掩膜开口后的剖视图。
[0026]图8是形成沟槽后的剖视图。
[0027]图9是淀积含第一导电类型杂质的第一导电类型介质层后的剖视图。
[0028]图10是推结形成第一导电类型的第二缓冲层后的剖视图。
[0029]图11是淀积第二导电类型外延层，并平坦化后的剖视图。
[0030]图12是生长栅氧化层，淀积导电多晶硅，并刻蚀后的剖视图。
[0031]图13是形成第一导电类型源区后的剖视图。
[0032]图14是形成绝缘介质层，刻蚀源极引线孔，并淀积源极金属后的剖视图。
[0033]图15是本实用新型超结MOSFET器件与现有超结MOSFET器件的体二极管反向恢复特性仿真对比图。
【具体实施方式】
[0034]下面结合附图对本实用新型的【具体实施方式】做进一步说明。
[0035]如图3所示，以N型超结MOSFET器件为例，在MOSFET器件的截面上，半导体基板包括N-型漂移层I及位于N-型漂移层I下方的N+型衬底2，N+型衬底2邻接N-型漂移层1，N+型衬底2的浓度大于N-型漂移层I的浓度。
[0036]在所述MOSFET器件的横截面上，N-型漂移层I内包括多对具有N-型导电类型的第一柱和具有P型导电类型的第二柱，即N-型柱3形成第一柱，P型柱4形成第二柱。N-型柱3和P型柱4在N-型漂移层I内交替设置，形成超结结构。N-型柱3与P型柱4沿着电流流通的方向在半导体基板的N-型漂移层I内向N+型衬底2的方向延伸，延伸的距离小于N-型漂移层I的厚度。在垂直于电流流通的方向上，N-型柱3与P型柱4交替连接设置，形成PN柱对，每对PN柱对均由一个N-型柱3和一个P型柱4相连构成。器件内任意PN柱对的宽度及深度均相同。
[0037]在所述MOSFET器件的横截面上，包括位于N-型漂移层I内的P型体区6，P型体区6与其下方的P型柱4相连接。P型体区6和P型柱4的杂质浓度不同，P型体区6的杂质浓度是渐变的，P型柱4的杂质浓度是均匀的。P型体区6内设有N+型源区5。在N-型漂移层I中设置有紧邻P型体区6的N型第一缓冲层7及紧邻P型柱4的N型第二缓冲层8。P型体区6与N-型漂移层I被N型第一缓冲层7隔离；P型柱4与N-型柱3被N型第二缓冲层8隔离。且N型第一缓冲层7的杂质浓度和N型第二缓冲层8的杂质浓度大于N-型漂移层I及N-型柱3的杂质浓度。
[0038]相邻P型体区6之间的N-型漂移层I正上方设置有栅氧化层9，栅氧化层9与P型体区6及N+型源区5部分交叠。在栅氧化层9上均覆盖有导电多晶硅10，导电多晶硅10上设有绝缘介质层11，绝缘介质层11覆盖于相应的导电多晶硅10上并与相应的栅氧化层
9一起包覆导电多晶硅10。相邻的绝缘介质层11间设有源极引线孔，源极引线孔内填充有源极金属12，源极金属12与导电多晶硅10间通过绝缘介质层11隔离。
[0039]上述结构中，也可以是仅形成了 N型第一缓冲层7或者仅形成了 N型第二缓冲层8。
[0040]上述结构的超结MOSFET器件，通过下述工艺步骤制造而成:
[0041]步骤a、提供具有两个相对主面的半导体基板，所述半导体基板包括N+型衬底2及位于其上方的N-型漂移层1，N+型衬底2与N型漂移层I相邻接；N-型漂移层I对应的表面形成第一主面13，N+型衬底2对应的表面形成第二主面14 ;半导体基板的材料包括硅；如图4所示。
[0042]步骤b、在半导体基板的第一主表面13上利用掩膜选择性的注入N型杂质，并高温推结，形成N型第一缓冲层7 ;其中选择性注入的掩膜可以使用光阻，也可以使用氧化层等半导体工艺中常用的材料作为硬掩膜；N型第一缓冲层7的杂质浓度大于N-型漂移层I的杂质浓度；相邻的N型第一缓冲层7可以是相连的，也可以是被N-型漂移层I隔离开的；如图5所示。
[0043]步骤C、在N型第一缓冲层7内利用掩膜选择性的注入P型杂质，并高温推结，形成P型体区6 ;其中P型体区6的结深小于N型第一缓冲层7的结深；注入P型杂质所用的掩膜可以使用与注入N型杂质形成N型第一缓冲层7时相同的硬掩膜；如图6所示。
[0044]步骤d、在上述半导体基板的第一主面13上淀积硬掩膜层15，选择性的掩蔽和刻蚀硬掩膜层15，形成多个沟槽刻蚀的硬掩膜开口 16 ;所述硬掩膜层15可以采用LPTEOS(低压化学气相沉积四乙基原硅酸盐)、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅等公知的半导体材料构成；如图7所示。
[0045]步骤e、通过所述硬掩膜开口 16，利用各项异性刻蚀方法在N-型漂移层I内形成多个沟槽17 ;如图8所示。
[0046]步骤f、在上述半导体基板的第一主面13上淀积一层含有N型杂质的N型介质层18 ;所述N型介质层18覆盖于沟槽17内壁和硬掩膜层15表面；所述N型介质层18的材料包括但不限于磷娃玻璃(PSG);如图9所示。
[0047]步骤g、通过高温推结，在沟槽17的侧壁和半导体基板的第一主面13上形成N型第二缓冲层8，并去除上述N型介质层18 ;N型第二缓冲层8的杂质浓度大于N-型漂移层I的杂质浓度；如图10所示。
[0048]步骤h、在上述半导体基板的第一主面13上淀积P型外延层，所述P型外延层填充于沟槽17内，并覆盖于硬掩膜层15上。
[0049]步骤1、对覆盖在上述半导体基板表面的P型外延层进行抛光和平坦化，并去除硬掩膜层15，在N-型漂移层I内形成P型柱4 ;P型柱4之间的N-型漂移层I形成N-型柱3，P型柱4与对应的N-型柱3共同组成超结结构；如图11所示。
[0050]步骤j、在上述半导体基板的第一主面13上生长栅氧化层9，在栅氧化层9上淀积一层导电多晶硅10，并选择性的刻蚀导电多晶硅10及对应的栅氧化层9 ;其中栅氧化层9和导电多晶娃10与P型体区6部分交叠；如图12所不。
[0051]步骤k、在上述半导体基板的第一主面13上进行源区光刻，并注入N型杂质离子，通过高温热过程推结形成N+源区5，所述N+源区5位于P型体区6内；所述N型杂质离子可以为As离子；一般P型体区6内的N+源区5为两个；所述N+源区5及相应的P型体区6与栅氧化层区9相接触；如图13所示。
[0052]步骤1、在上述半导体基板的第一主面13上淀积绝缘介质层11，绝缘介质层11覆盖于半导体基板的第一主面13，并覆盖于导电多晶硅10上；所述绝缘介质层11可以为硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。
[0053]步骤m、在上述绝缘介质层11上，进行孔光刻和刻蚀，得到源极引线孔，所述源极引线孔位于相邻导电多晶硅10间，且源极引线孔从绝缘介质层11的表面延伸到半导体基板的第一主面13上；所述源极引线孔的孔底能将N+源区5及P型柱4露出。
[0054]步骤η、在上述半导体基板的第一主面13上淀积金属层，金属层填充于源极引线孔内并覆盖于绝缘介质层11上，所述金属层可以为铝、铜或钨等；通过对金属层光刻和刻蚀得到源极金属12，源极金属12与N+源区5及P型柱4欧姆接触；如图14所示。值得注意的是，在实际情况中，源极金属12也会与P型体区6欧姆接触，当图14中的P型柱4较窄时，源极金属12将与P型体区6接触。由于P型体区6和P型柱4在电性上是连通的，因此源极金属12与P型体区6或P型柱4欧姆接触，从功能上而言是一致的。
[0055]本实用新型的超结MOSFET器件的工作机理及优势在于:
[0056]当本实用新型工作于体二极管续流模式时，P型体区6及P型柱4与N-型漂移层I组成的体二极管导通，电流从P型体区6及P型柱4流入N-型漂移层I中。由于P型体区6及P型柱4的浓度大于N-型漂移层的浓度，所以当体二极管导通时，空穴电流占主要部分。并且，体二极管续流过程中，空穴会在N-型漂移层I中形成载流子存储。在体二极管反向恢复过程中，存储在N-型漂移层I中的空穴被逐渐扫出，形成反向恢复电流。N-型漂移层I中空穴的存储总量决定反向恢复电荷和反向恢复电流的大小，同时也影响反向恢复速度。
[0057]本实用新型中引入N型第一缓冲层7和N型第二缓冲层8，且其杂质浓度大于N-型漂移层I的杂质浓度。从P型体区6和P型柱4流出的空穴经过N型第一缓冲层7和N型第二缓冲层8的复合，再流入N-型漂移层I中，因此在N-型漂移层I中存储的空穴总量会降低。在器件体二极管反向恢复时，反向恢复电荷和反向恢复电流都会降低，反向恢复速度也会因此加快。图15为本实用新型的超结MOSFET器件(曲线I)与现有超结MOSFET器件(曲线2)的反向恢复过程仿真对比图，可以看到本实用新型的反向恢复电流明显降低。因此器件工作在需要体二极管续流的电路中时，器件的稳定性和可靠性都会增加。
[0058]注，上述实施例是以N型超结MOSFET器件为例加以描述的。本实用新型也可以用于P型超结MOSFET器件，仅需要上述实施例中的导电类型由P型改为N型、N型改为P型即可。[0059]以上所述的仅是本实用新型的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的基本构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。
【权利要求】
1.一种超结MOSFET器件，其特征在于:在所述超结MOSFET器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述半导体基板由相邻第一主面的第一导电类型漂移层和相邻第二主面的第二导电类型衬底组成；第一导电类型漂移层内包括多对具有第一导电类型的第一柱和具有第二导电类型的第二柱；所述第一柱与第二柱沿着电流流通方向在半导体基板的第一导电类型漂移层内延伸；在垂直电流流通的方向上，由所述第一柱和第二柱构成的多对PN柱交替设置，在半导体基板内形成超结结构； 所述第一导电类型漂移层内设置有第二导电类型体区，所述第二导电类型体区与第二柱相连接，相邻的第二导电类型体区间通过第一导电类型漂移层隔离；第二导电类型体区内设置有第一导电类型源区；相邻第二导电类型体区之间的第一导电类型漂移层正上方设置有栅氧化层，所述栅氧化层与相应的第二导电类型体区及第一导电类型源区部分交叠；在栅氧化层上覆盖有导电多晶硅，所述导电多晶硅上设置有绝缘介质层，所述绝缘介质层覆盖于相应的导电多晶硅上并与相应的栅氧化层一起包覆导电多晶硅；相邻的绝缘介质层间设有源极引线孔，所述源极引线孔内填充有源极金属，所述源极金属与导电多晶硅间通过绝缘介质层隔离； 所述第一导电类型漂移层内设置有紧邻第二导电类型体区的第一导电类型的第一缓冲层及紧邻第二柱的第一导电类型的第二缓冲层；第二导电类型体区与第一导电类型漂移层被所述第一导电类型的第一缓冲层隔离，第二柱与第一柱被所述第一导电类型的第二缓冲层隔离；第一导电类型的第一缓冲层和第一导电类型的第二缓冲层的杂质浓度大于第一导电类型漂移层及第一柱的杂质浓度； 对于N型超结MOSFET器件，所述第一导电类型为N型，所述第二导电类型为P型；对于P型超结MOSFET器件，所述第一导电类型为P型，所述第二导电类型为N型。
2.根据权利要求1所述超结MOSFET器件，其特征在于:在所述超结MOSFET器件的截面上，相邻的第一导电类型的第一缓冲层相连接，或者被第一导电类型漂移层隔离。
3.根据权利要求1所述超结MOSFET器件，其特征在于:所述超结MOSFET器件包括平面栅型MOSFET结构或者沟槽栅型MOSFET结构。
【文档编号】H01L29/78GK203456470SQ201320553995
【公开日】2014年2月26日 申请日期:2013年9月6日 优先权日:2013年9月6日
【发明者】朱袁正, 李宗清 申请人:无锡新洁能股份有限公司