半导体封装体的制作方法
【专利摘要】一种半导体封装体，挠曲或变形小，且不使制造工艺复杂化的情况下在部件之间形成接合层，并具有良好的气密性。在接合用于构成半导体封装体的部件之间时，通过使用含有98重量%以上的熔点为400℃以上的银等一种金属元素的接合层，在抑制部件挠曲或变形的温度范围内进行接合，接合后得到较高熔点，同时各部件构成为，各接合层的接合面、即各部件的相应面均形成平行的面，从而使各接合层的厚度方向均为相同方向，以使形成接合层时的加压方向与层叠各部件的方向一致。
【专利说明】半导体封装体
[0001] 本申请以日本专利申请No. 2013-085234 (申请日：2013年4月15日）为基础，享 有该申请的优先权。本申请以该申请为参照，并包括该申请的全部内容。
【技术领域】
[0002] 本发明涉及用于收容半导体装置等的半导体封装体。
【背景技术】
[0003] 含有半导体元件或其外围电路等的半导体装置，通常考虑实装或放热等情况，例 如收容于半导体封装体的内部而密封使用。在将半导体装置收容于半导体封装体内部时， 通过焊接等将半导体装置固定到半导体封装体的基板上。
[0004] 因此，这种半导体封装体，其结构对于焊接半导体装置时的温度或半导体装置 动作时的温度也需要保证足够稳定，所以在组装半导体封装体时，利用熔点较高的(例如 780°C以上）银焊料（silver solder)等来接合各部件等，并以比焊接半导体装置时或半导 体装置动作时的温度足够高的温度来接合部件之间。
[0005] 然而，使用银焊料等时，由于是在高温下进行组装，所以有时会由于不同材料的部 件之间的线膨胀系数不同等原因发生挠曲或变形，导致作为半导体封装体的功能下降。
[0006] 因此，本发明的 申请人:根据日本专利申请No. 2012-193605,提出了用于处理该问 题的方案。根据该日本专利申请No. 2012-193605所公开的技术，能够通过比银焊料更低温 (例如为300?400°C左右）的接合工艺来接合半导体封装体的各部件之间，而且接合后会 形成熔点比银焊料还要高的接合层，是一个卓越的技术。
[0007] 但是，在接合过程中，部件之间需要隔着接合层进行加压，以便形成稳定的接合 层。然而，从多个不同的方向同时向每个接合部加压，在工艺上是困难的，而且使接合工艺 更复杂化。因此，要求可通过向相同方向（一个方向）加压来接合接合部件之间而形成所有 接合层的技术。另外，此时所形成的接合层，其厚度方向均形成在相同方向（加压的方向） 上。
[0008] 这样，需要一种半导体封装体，其具有如下形状和构造，在接合半导体封装体的部 件之间时，通过向一个方向加压来形成所有接合层。
【发明内容】
[0009] 鉴于上述情况，本实施方式目的在于提供一种半导体封装体，挠曲和变形小，且不 使制造工艺复杂化的情况下形成稳定的接合层，并保持良好的气密性。
[0010] 为达成上述目的，本实施方式的半导体封装体，其特征在于，具备：平板状基板，其 上表面具有用于固定半导体装置的固定区域；陶瓷框体，由平面状的上下两层陶瓷框架构 成，在下层陶瓷框架的上表面上形成有作为端子的布线图案，在上层陶瓷框架中相当于所 述布线图案两端的部分，其框架宽度比所述下层陶瓷框架窄，以使所述布线图案的两端露 出于侧壁，形成兼具端子形状的侧壁，并且该陶瓷框体以围住所述固定区域的方式层叠于 所述基板的上表面，其一侧的开口面通过第一接合层接合在所述基板的上表面上；金属环， 其具有与所述陶瓷框体的另一侧开口面处的框体形状相对应的形状，被层叠在所述陶瓷框 体的另一侧开口面上，并通过第二接合层接合在该陶瓷框体上；导线，被层叠在所述布线图 案上，并通过第三接合层接合在该布线图案上；其中，所述第一接合层、所述第二接合层和 所述第三接合层，含有98重量％以上的熔点为400°C以上的一种金属元素。
【专利附图】
【附图说明】
[0011] 图1是示出本实施方式涉及的半导体封装体的一实施例的外观的立体图。
[0012] 图2是图1所例示的半导体封装体的分解立体图。
[0013] 图3是模型化示出图1所例示的半导体封装体的la-lb剖面的剖视图。
[0014] 图4是示出图1所例示的半导体封装体的陶瓷框体构造的一例的分解立体图。
[0015] 图5是示出实装图1所例示的实施方式涉及的半导体装置的一例的模式图。
【具体实施方式】
[0016] 以下，参照图1至图5,说明用于实施本实施方式涉及的半导体封装体的最佳方 式。
[0017] 图1是示出本实施方式涉及的半导体封装体的一实施方式的外观的立体图。图2 是其分解立体图。还有，图3是模型化示出沿图1的la-lb剖面的剖视图。如这些图所示， 该半导体封装体1具有：基板11、形成有布线图案13的陶瓷框体12、金属环14以及接合在 布线图案13上的导线15。
[0018] 而且，基板11与陶瓷框体12通过接合层16a (第一接合层）接合，陶瓷框体12与 金属环14通过接合层16b (第二接合层)接合，布线图案13与导线15通过接合层16c (第 三接合层)接合，由此一体化地组成半导体封装体。还有，各接合层16 (16a、16b和16c)的 其厚度方向形成在相同方向上。在本实施方式中，如图3所示，各接合层的厚度方向都被形 成在纸面上的上下方向，即层叠各部件的方向上。
[0019] 基板11例如由铜（Cu)或铜与钥（Mo)的合金等形成平板状，其上表面具有用于固 定半导体装置等的固定区域11a。陶瓷框体12具有围住该固定区域11a的方形框体形状， 其下侧的开口面12a与上侧的开口面12b构成互相平行的平面。而且，陶瓷框体12以围住 固定区域11a的方式层叠在基板11上，将下侧的开口面12a与基板11的接触面作为接合 面，并通过接合层16a与基板11接合。
[0020] 而且，在陶瓷框体12的侧壁上，形成有贯通框体内外的两条布线图案13 (13a和 13b)。这些布线图案13都形成在作为平行开口面的、即与下侧开口面12a和上侧开口面 12b所平行的面上，其上侧开口面12b侧的表面被露出。在本实施方式中，陶瓷框体12的相 互对置的侧壁分别形成为阶梯状，以使布线图案13露出于该阶梯面上。
[0021] 图4表示这种形状的陶瓷框体12的形成方法的一例。在图4所示的示例中，首 先，作为具有上下平行开口面的两个框体，形成陶瓷制的下侧框体121和上侧框体122。将 下侧框体121做成较宽的形状，以便这两个框体在重合时下侧框体121的上表面作为阶梯 面露出。而且，在下侧框体121上表面的内边与外边之间形成两条布线图案13a和13b之 后，使上侧框体122叠合，进而将其烧成一体化，从而能够得到本实施例的陶瓷框体12。
[0022] 金属环14具有与陶瓷框体12的上侧开口面12b侧的框体形状相对应的形状，例 如可使用在铁（Fe)中混合镍（Ni)和钴（Co)而成的合金、即科瓦铁镍钴合金（Kovar)材料 等。而且，被层叠在陶瓷框体12的上侧开口面12b上，并通过接合层16b与陶瓷框体12接 合。由于该金属环14吸收陶瓷框体12上侧开口面12b表面的凹凸和弯曲，所以例如将半 导体装置等收容于半导体封装体1之后，进一步层叠盖子等(未图示)进行密封时，能够良好 地保持其之间的气密性。
[0023] 两个导线15 (15a和15b)通过接合层16c接合在两条布线图案13a、13b从陶瓷 框体12外侧露出的部位的表面上。这些导线15例如使用铜或科瓦铁镍钴合金材料等，可 作为端子，该端子通过布线图案13将信号连接于收容在该半导体封装体1中的半导体装置 等。
[0024] 三个接合层16 (16a、16b和16c)都含有98%重量以上的熔点为400°C以上的一 种金属元素。在本实施方式中，作为金属元素，使用了银(Ag)，并通过例如日本专利申请 N0. 2012-193605所公开的方法等，形成这些接合层16。即，当金属元素被微粒化成被称作 所谓的纳米粒子的粒径时，与块体金属相比，其熔点能够降低l〇〇°C，所以在接合时使用该 纳米粒子，降低金属元素熔点的同时形成接合层，形成后，作为纳米粒子集成一体的块体金 属所形成的接合层，具有块体金属的熔点。
[0025] 作为金属元素使用了银的情况，块体银的熔点为960°C左右。对此，粒径为数10nm 的银纳米粒子的熔点降低至150°C?300°C，所以能够在300°C?400°C左右的温度范围内 形成接合层。因此，作为封装体一体化时，能够防止发生挠曲和变形。而且所形成的接合层 的熔点为银块体时的熔点即960°C左右，所以，对于焊接半导体装置等时的加热温度或动作 温度，其结构也足够稳定。
[0026] 在形成各接合层16时，例如，将有机溶剂中含有上述银纳米粒子的膏状接合材料 (未图示)，涂布在接合对象部件的接合面上之后，使接合面以彼此层叠的方式接触，并保持 300°C?400°C左右的温度范围的同时进行加压。然后，通过继续规定时间该状态，烧结银纳 米粒子，以形成所要的接合层。
[0027] 接着，说明接合层的金属组成与熔点的关系，本实施方式所述的银的情况，因为例 如含有28重量％铜的银焊料的熔点为780°C左右，所以，通过例如将银增加到90重量％以 上，能够得到比银焊料高的熔点。作为用于接合层的金属元素，除本实施方式的银以外，还 可应用金（Au)、铜（Cu)、镍（Ni)，接合层的形成也可应用与上述相同的方法。但是，例如应 用金的情况，若在金中混合其它元素，则其熔点与块体金（l〇64°C左右）相比大幅降低。因 此，无论为哪种金属时，接合层优选含有98重量％的一种金属元素，以保持接合层较高的熔 点。
[0028] 接合材料例如为在有机溶剂中分散Ag纳米粒子的膏状。Ag纳米粒子的粒径例如 为10?100纳米（nm)。而且，Ag纳米粒子，其表面也可以有保护膜。有机溶剂例如使用萜 烯醇（Telpene Alcohol)。接合材料例如可使用分配器或印刷法进行涂布。
[0029] 而且，施加负荷，以贴紧的状态下加热，并保持300°C?400°C的温度范围。由此， 使接合材料的有机溶剂蒸发，剩下Ag纳米粒子。进一步，烧结Ag纳米粒子，形成含有块体 Ag的接合部。
[0030] 块体Ag的熔点约为960°C。对此，粒径为数10nm的Ag纳米粒子的熔点降低至 150°C?300°C。即，通过将含有Ag纳米粒子的接合材料保持在300°C?400°C的温度范 围内，能够形成含有块体Ag的接合部。对于900°C以上的温度，接合是稳定的。而且，在以 300°C?400°C低温接合的封装体中，能够抑制基板与框体之间挠曲或变形。
[0031] 例如，含有28重量％铜（&1)的银焊料（AgCu)的熔点为780°C。因此，通过使接合 部所含有的Ag的浓度例如增加到90重量％以上，能够得到比银焊料高的熔点。即，对于电 子部件的焊接温度或动作温度，能够实现比使用银焊料来接合部件的封装体更稳定的封装 体。
[0032] 另一方面，作为金属元素选择金（Au)的情况，块体金的熔点为1064°C。对此，粒径 为10?100nm的Au纳米粒子的熔点为50°C?500°C。此外，也可以使用粒径为50?500nm 的Au纳米粒子。该尺寸的Au粒子可以在约150°C的温度下进行烧结。但是，在Au中混合 其它元素而成的合金的熔点，大大低于块体Au的熔点。例如，混合了 6重量％的硅而成的 AuSi的熔点为370°C。还有，混合了 12重量％的锗而成的AuGe的熔点为356°C。因此，使 用Au纳米粒子的情况，接合部例如优选含有98重量％以上的Au。
[0033] 使用Cu纳米粒子的情况，其粒径优选为10?lOOnm。相对于块体Cu的烙点 1080°C，该尺寸的Cu纳米粒子的熔点为300°C?400°C。
[0034] 使用Ni纳米粒子的情况，粒径为lOOnm时，可进行约750°C的烧结。块体Ni的熔点 为1450°C，通过微粒化可大幅降低烧结温度。例如，通过使Ni纳米粒子的其粒径为数10nm 左右，优选为l〇nm以下，可进一步降低烧结温度。
[0035] 如上构成的半导体封装体1，基板11、形成有布线图案13的陶瓷框体12、金属环 14以及导线15的各部件，通过上述组成的接合层16接合，从而作为半导体封装体形成一体 化。在各部件之间形成接合层时，在本实施方式中，作为接合材料的金属元素使用银，并对 依次层叠的部件保持规定温度范围的同时进行加压。
[0036] 在此，在现有的半导体封装体等中，有时采用例如在相当于本实施方式的陶瓷框 体12的框体侧壁上设置与连通部的外形相对应的缺口的形状，以便将外形为方形的信号 连接用连通部设置在基板上，并贯通封装体的内外。在这种情况等下，在连通部周围的四 周（上下表面及两侧表面）上存在接合面，该接合面用于将框架侧壁和方形连通部接合在基 板上。因此，用于接合上下表面的接合层和两侧表面的接合层，其厚度方向为互相正交的方 向，所以为了形成稳定的接合层，需要从各自层的厚度方向、即从不同方向进行加压。
[0037] 对此，在本实施方式中，为了一体化形成半导体封装体而层叠各部件时，三个接合 层16的各接合面、即各部件的相应面以互相平行的方式构成各部件，所以三个接合层16 (16a、16b和16c)的厚度方向均为相同方向，不存在厚度方向不同的接合层。因此,用于形 成这些接合层16的加压方向，可以是层叠各部件的方向，S卩，在图3的剖视图中，相当于纸 面上从上而下的方向。因此，用于形成接合各部件的三个接合层16,可以通过向相同方向 (部件的层叠方向）加压来形成。
[0038] 而且，各接合层能够在例如300°C?400°C左右的温度范围内形成，所以各部件及 半导体封装体难以发生挠曲或变形，且形成的接合层具有例如900°C以上的熔点，因此，对 于在内部固定半导体装置等时的温度或半导体装置等的动作温度，其结构也足够稳定。
[0039] 如上所述，在本实施方式中，接合各部件之间而形成一体化的半导体封装体时，使 用含有98重量％以上的作为一种金属元素的银的接合层来接合各部件。该接合层，形成 时需要加热和加压，但可以将加热温度设定为例如300°C?400°C左右，从而能够减少部件 和半导体封装体发生挠曲或变形等。另外，关于加压方向，各部件的接合面构成为，使得各 接合层的厚度方向均为相同方向，所以任一接合层都能通过向层叠各部件的方向加压来形 成，因此，可以不使制造工艺复杂化的情况下，以稳定的接合层来接合各部件之间。进一步， 含有98重量％以上的银的该接合层，具有例如900°C左右的较高熔点，所以对于将半导体装 置等固定到封装体内时的加热温度或因动作中的半导体装置等发热引起的温度上升，其结 构也能够保持足够的稳定性。
[0040] 由此，能够得到一种半导体封装体，挠曲或变形小，且不使制造工艺复杂化的情况 下在部件之间形成接合层，并具有良好的气密性。
[0041] 图5是示出实装本实施方式涉及的半导体装置的一例的模式图。半导体封装体的 部件载置部上载置有电子部件20和电路基板21。在电路基板21的表面上形成有导电图案 22,通过电线23电连接电子部件20的电极与布线图案13 (13a、13b)。进一步，将盖子24 固定在框体12上。
[〇〇42] 说明了发明的几个实施方式，这些实施方式是作为示例提出的，并非限定发明的 保护范围。这些新的实施方式可以以其他多种方式实施，在不偏离发明宗旨的范围内，可以 进行各种省略、替换、变更。这些实施方式或其变形，包含于发明的保护范围或宗旨内，也包 含于权利要求书中记载的发明和等同的保护范围内。
【权利要求】
1. 一种半导体封装体，其特征在于， 具备： 平板状基板，其上表面具有用于固定半导体装置的固定区域； 陶瓷框体，由平面状的上下两层陶瓷框架构成，在下层陶瓷框架的上表面上形成有布 线图案，在上层陶瓷框架中相当于所述布线图案两端的部分，其框架宽度比所述下层陶瓷 框架窄，以使所述布线图案的两端露出而用作端子，该陶瓷框体以围住所述固定区域的方 式层叠于所述基板的上表面，其一侧的开口面通过第一接合层接合在所述基板的上表面 上； 金属环，具有与所述陶瓷框体的另一侧开口面处的框体形状相对应的形状，被层叠在 所述陶瓷框体的另一侧开口面上，并通过第二接合层接合在该陶瓷框体上； 导线，被层叠在所述布线图案上，并通过第三接合层接合在该布线图案上； 其中，所述第一接合层、所述第二接合层和所述第三接合层，含有98重量％以上的熔点 为400°C以上的一种金属兀素。
2. 根据权利要求1所述的半导体封装体，其特征在于， 所述金属元素为金（Au)、银（Ag)、铜（Cu)、镍（Ni)中的任一种。
3. 根据权利要求1所述的半导体封装体，其特征在于， 所述基板由铜或铜合金构成，所述金属环由在铁（Fe)中混合镍（Ni)和钴（Co)而成的 合金构成，所述导线由铜或在铁（Fe)中混合镍（Ni)和钴（Co)而成的合金构成。
4. 根据权利要求1所述的半导体封装体，其特征在于， 所述陶瓷框体的侧面具有阶梯状外形，所述布线图案形成为露出于该阶梯表面上。
【文档编号】H01L23/10GK104103599SQ201410058298
【公开日】2014年10月15日 申请日期:2014年2月20日 优先权日:2013年4月15日
【发明者】高木一考 申请人:株式会社东芝