Sonos器件的工艺方法
【专利摘要】本发明公开了一种SONOS器件的工艺方法，包含步骤为：对硅片上SONOS器件进行整体N型深阱注入；利用P阱的掩膜版对5V NMOS器件的进行P阱注入，同时进行选择管的阱及阈值电压调节注入；采用隧道注入的掩膜版对SONOS器件区域同时进行P阱和阈值电压调节注入以使其形成耗尽管；采用炉管工艺生长ONO层；采用ONO层掩膜版刻蚀掉SONOS区域以外的ONO层；进入炉管生长栅氧化层，淀积多晶硅，定义形成SONOS器件的栅极及选择管的栅极；采用管芯区LDD注入的掩膜版，对SONOS器件进行LDD注入，并进行防止源漏穿通的HALO结构注入；采用掩膜版对SONOS器件进行源、漏注入。本发明对MOS器件、SONOS器件及选择管器件分开进行阱及阈值电压调节的注入，使得某一器件的注入不受其他器件注入的影响。
【专利说明】SONOS器件的工艺方法
【技术领域】
[0001]本发明涉及集成电路制造领域，特别是指一种SONOS器件的工艺方法。
【背景技术】
[0002]非挥发性存储器(NVM)技术,主要有浮栅(floating gate)技术、分压栅(splitgate)技术以及 SONOS (Silicon-Oxide-Nitride-Oxide-Silicon)技术。SONOS 技术应用广泛，具有操作电压低，速度快，容量大等优点。现有N型SONOS器件的结构示意图如图1所不:包括P型讲区101,第一氧化娃层103、氮化娃层104和第二氧化娃层105,由所述第一氧化娃层103、氮化娃层104和第二氧化娃层105组成ONO层。所述第一氧化娃层103为器件的隧穿氧化层，氮化硅层104为数据存储介质层，第二氧化硅105为控制氧化层。在所述ONO层上方形成有栅极多晶硅106及栅极侧墙107。栅极多晶硅106所覆盖的P型阱区101为沟道区，在所述沟道区中形成有阈值电压VT调整注入区102，该阈值电压调整注入区102为N-区，用于阈值电压的调节。在所述栅极多晶硅106两侧的所述P型阱区101形成有对称设置的轻掺杂源漏(LDD)区108和源漏区109。
[0003]目前的SONOS工艺中，使用5V MOS器件和S0N0S、选择管(SG)器件共同注入P阱(包含阈值电压VT注入，使用同一掩膜版)，如图2所示，而P阱中VT注入的深度与隧道注入的深度相差不太大，所以在调整5V MOS器件的VT过程中容易影响到SONOS器件，尤其对器件的击穿电压BV和漏电的影响不可忽视，会增加整体SONOS阵列的漏电。
【发明内容】
[0004]本发明所要解决的技术问题在于提供一种SONOS器件的工艺方法，实现集成工艺中SONOS器件和选择管器件的分开调整优化。
[0005]为解决上述问题，本发明所述的SONOS器件的工艺方法，包含如下步骤:
[0006]第一步，对硅片上SONOS器件进行整体N型深阱注入；
[0007]第二步，利用P阱的掩膜版对5V NMOS器件的进行P阱注入，同时进行选择管器件的阱及阈值电压调节注入；
[0008]第三步，采用隧道注入的掩膜版对SONOS器件区域同时进行P阱和阈值电压调节注入；
[0009]第四步，采用炉管工艺生长ONO层；
[0010]第五步，采用ONO层掩膜版刻蚀掉SONOS区域以外的ONO层；
[0011]第六步，进入炉管生长栅氧化层，淀积多晶硅，定义形成SONOS器件的栅极及选择管器件的栅极；
[0012]第七步，采用管芯区LDD注入的掩膜版，对SONOS器件进行LDD注入，并进行防止源漏穿通的HALO结构注入；
[0013]第八步，采用掩膜版对SONOS器件进行重掺杂的源、漏注入。
[0014]进一步地，所述第二步中，该注入由于P阱掩膜版的阻挡，SONOS器件区被阻止，不受注入的影响。
[0015]进一步地，所述第三步中，该注入由于掩膜版的遮挡，选择管器件区被阻止，不受注入的影响；p阱和隧道注入的两层光刻打开的区域有O?0.18 μ m的重叠区，以确保所有区域都有P阱注入。
[0016]本发明所述的SONOS器件的工艺方法，在不增加掩膜版的条件下，为避免互相影响而降低器件的击穿电压BV、增加漏电，借用5V NMOS的P阱掩膜版对SONOS管芯区的选择管器件进行P阱和调整阈值电压VT的注入，而本步骤对SONOS器件不注入；再采用隧道注入掩膜版对SONOS器件进行P阱和阈值电压调节注入。本发明使得SONOS器件和选择管器件得以分开调整，使器件得到优化。
【专利附图】
【附图说明】
[0017]图1是SONOS器件的结构示意图。
[0018]图2是传统SONOS工艺中使用5V MOS器件和SONOS器件以及选择管(SG)器件共同进行P阱注入的示意图。
[0019]图3?7是本发明SONOS工艺各步骤示意图。
[0020]图8是本发明与传统工艺对单个器件漏电流影响对比图。
[0021]图9是本发明与传统工艺对1K级阵列器件漏电流影响对比图。
[0022]图10是本发明工艺步骤流程图。
【具体实施方式】
[0023]本发明所述的SONOS器件的工艺方法:
[0024]第一步，对硅片上SONOS器件进行整体N型深阱注入，如图3所示，图中11是SONOS器件区域，12是选择管(SG)器件区域；
[0025]第二步，如图4所示，利用P阱的掩膜版对5V NMOS器件的进行P阱注入，同时进行选择管(SG)器件的阱及阈值电压调节注入；该注入由于P阱掩膜版的阻挡，掩膜版上SONOS器件区域13被阻止，不受注入的影响；
[0026]第三步，采用隧道注入的掩膜版对SONOS器件区域同时进行P阱和阈值电压调节注入，如图5所示，14是掩膜版上选择管(SG)器件区域；该注入由于掩膜版的遮挡，选择管器件区被阻止，不受注入的影响；如图6所示，由于两个SONOS器件的P阱是分开注入的，因此P阱和隧道注入的两层光刻打开的区域有O?0.18 μ m宽度的重叠区15，以确保所有区域都有P阱注入；
[0027]第四步，采用炉管工艺生长ONO层；
[0028]第五步，采用ONO层掩膜版刻蚀掉SONOS区域以外的ONO层；
[0029]第六步，进入炉管生长栅氧化层，淀积多晶硅，定义形成SONOS器件的栅极及选择管(SG)器件的栅极，如图7所示；
[0030]第七步，采用管芯区LDD注入的掩膜版，对SONOS器件进行LDD注入，并进行防止源漏穿通的HALO结构注入；
[0031]第八步，采用掩膜版对SONOS器件进行重掺杂的N型源、漏注入。
[0032]图8是本发明与传统工艺方法实现的单个器件漏电流测试对比图，从图中可以看出，在电压超过大约5V之后，采用本发明工艺的器件的漏电流与传统工艺的器件的漏电流开始有了明显差距，本发明工艺的器件漏电流明显低于同电压下的传统工艺器件。而对于1K级阵列的器件，其漏电流对比如图9所示，其整体的漏电流也明显降低。
[0033]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种SONOS器件的工艺方法，其特征在于:包含如下步骤: 第一步，对硅片上SONOS器件进行整体N型深阱注入； 第二步，利用P阱的掩膜版对5V NMOS器件进行P阱注入，同时进行选择管器件的阱及阈值电压调节注入； 第三步，采用隧道注入的掩膜版对SONOS器件区域同时进行P阱和阈值电压调节注A ； 第四步，采用炉管工艺生长ONO层； 第五步，采用ONO层掩膜版刻蚀掉SONOS区域以外的ONO层； 第六步，进入炉管生长栅氧化层，淀积多晶硅，定义形成SONOS器件的栅极及选择管器件的栅极； 第七步，采用管芯区LDD注入的掩膜版，对SONOS器件进行LDD注入，并进行防止源漏穿通的halo结构注入； 第八步，采用掩膜版对SONOS器件进行重掺杂的源、漏注入。
2.如权利要求1所述的SONOS器件的工艺方法，其特征在于:所述第二步中，该注入由于P阱掩膜版的阻挡，SONOS器件区被阻止，不受注入的影响。
3.如权利要求1所述的SONOS器件的工艺方法，其特征在于:所述第三步中，该注入由于掩膜版的遮挡，选择管器件区被阻止，不受注入的影响；p阱和隧道注入的两层光刻打开的区域设置O?0.18 μ m的重叠区，以确保所有区域都有P阱注入。
【文档编号】H01L21/8247GK104332443SQ201410604580
【公开日】2015年2月4日 申请日期:2014年10月30日 优先权日:2014年10月30日
【发明者】熊伟, 张可钢, 陈华伦, 钱文生 申请人:上海华虹宏力半导体制造有限公司