分离栅功率器件的栅极结构及工艺方法
【专利摘要】本发明公开了一种分离栅功率器件的栅极结构，在硅衬底上具有沟槽，沟槽侧壁及底部附着有一层氧化层，沟槽内下部具有分离栅极，分离栅极上部同样覆盖有一层氧化硅，与沟槽侧壁及底部的氧化硅层一起将分离栅极形成包围，沟槽上部为栅极，硅衬底表面为绝缘层，金属引线通过穿通绝缘层的接触孔将栅极引出。所述的栅极为U型结构的多晶硅薄栅，其内部填充满金属钨，接触孔与填充的金属钨连接，将栅极引出。本发明还公开了所述分离栅功率器件的栅极结构的工艺方法。
【专利说明】分离栅功率器件的栅极结构及工艺方法
【技术领域】
[0001] 本发明设及集成电路设计制造领域，特别是指一种分离栅功率器件的栅极结构， 本发明还设及所述栅极结构的工艺方法。
【背景技术】
[0002] 目前采用分离栅极结构的功率半导体器件，其栅极采用多晶娃材料，如图1所示， 为一分离栅极结构的剖面示意图，该栅极为沟槽型，沟槽内壁淀积有栅氧化层，然后填充多 晶娃，下部具有分离栅5,上部具有多晶娃栅极6。
[0003] 多晶娃需要填入孔（或沟槽）中，而众所周知多晶娃的填孔能力是比较差的，当孔 比较细长（或沟槽深宽比大），或者周围的氧化物比较厚的时候，就会形成孔洞，如图2 (为 沟槽型多晶娃栅极的剖面显微图片）中圆圈处。即使没有孔洞，在中屯、位置也会形成闭合 线，而闭合线是很疏松的。
[0004] 器件表面会有多余的娃需要去除。去除多余的娃需要蚀刻制程，有多种方案，比如 干刻、湿刻、化学机械研磨等等，但是因为孔洞或者闭合线的存在，无一例外多晶娃栅极的 中屯、会蚀刻的快一点，形成凹坑，如图3所示。在比较极端的情况下，会导致穿通或者可靠 性降低。如果设计需要在该里做引线的话，会加倍的恶化。
[0005] 另外，多晶娃栅极工艺是采用炉管制程，包括例如先在炉管中538°C生长1. 2 ym， 再进行光刻、干法刻蚀等，成本高，时间长，缺陷多，工艺复杂。热制程导致了衬底杂质原子 的扩散，降低了产品的性能。
【发明内容】
[0006] 本发明所要解决的技术问题在于提供一种分离栅功率器件的栅极结构，W及所属 栅极结构的工艺方法，使分离栅填充效果好，形貌完美。
[0007] 为解决上述问题，本发明所述的分离栅功率器件的栅极结构，在娃衬底上具有沟 槽，沟槽侧壁及底部附着有一层氧化层，沟槽内下部具有分离栅极，分离栅极上部同样覆盖 有一层氧化娃，与沟槽侧壁及底部的氧化娃层一起将分离栅极形成包围，沟槽上部为栅极， 娃衬底表面为绝缘层，金属引线通过穿通绝缘层的接触孔将栅极引出。所述的栅极为U型 结构，其内部填充有金属，接触孔与填充的金属连接。
[000引进一步地，所述的栅极材质为多晶娃。
[0009] 进一步地，所述栅极内部填充的金属为鹤。
[0010] 进一步地，所述填充的金属鹤将U型结构的栅极内部填满。
[0011] 进一步地，所述的U型结构的栅极与其内部填充的金属之间或者还间隔有一层隔 离层。
[0012] 进一步地，所述的隔离层为铁/氮化铁（如前所述，还有很多其他可能的隔离层）。
[0013] 为解决上述问题，本发明还提供一种制备所述的分离栅功率器件的栅极结构的工 艺方法，包含如下步骤：
[0014] 第一步，沟槽刻蚀形成之后，沟槽内淀积一层氧化层；之后淀积多晶娃并回刻，形 成位于沟槽下部的分离栅；再淀积氧化层并回刻，形成分离栅上方的氧化层；
[0015] 第二步，沟槽内再淀积一层多晶娃；
[0016] 第=步，沟槽内再淀积金属填充沟槽；
[0017] 第四步，先对金属进行刻蚀，再对多晶娃进行刻蚀；
[0018] 第五步，淀积层间介质，刻蚀接触孔并淀积金属，制作金属引线。
[0019] 进一步地，所述第二步中，淀积的多晶娃厚度不超过沟槽深度。
[0020] 进一步地，所述第=步中，淀积的金属为鹤，厚度不低于沟槽深度的1/100。
[0021] 进一步地，所述第二步和第S步之间，或者增加隔离层制作工艺。
[0022] 进一步地，所述第=步和第四步之间，或者增加光刻定义栅极结构图形的步骤。
[0023] 进一步地，所述第四步中，两次的刻蚀采用干法，刻蚀鹤到略低于娃表面，再刻蚀 多晶娃到略低于娃表面。
[0024] 本发明所述的分离栅功率器件的栅极结构，采用U型的薄栅包裹金属鹤的结构， 避免了多晶娃完整填充而造成的由于填孔能力缺陷形成空洞，最终形貌非常完美，解决了 娃栅形貌不好带来的连接问题。并且功函数与之前相同，不必重新设计器件。同时，由于多 晶娃厚度的降低，减少了热过程的时间，降低了杂质的扩散效应，对器件性能影响减小。本 发明所述的分离栅功率器件的栅极结构的工艺方法与原工艺完全兼容，不需要添置任何新 设备，也没有污染问题。
【专利附图】
【附图说明】
[0025] 图1是分离栅功率器件的剖面示意图。
[0026] 图2是分离栅的剖面显微图。
[0027] 图3是多晶娃栅凹陷显微图。
[002引 图4?9是本发明工艺步骤示意图。
[0029] 图10是本发明工艺步骤流程图。
[0030] 附图标记说明
[0031] 1是娃衬底，2是金属引线，3是接触孔，4是层间介质（绝缘层），5是分离栅，6是 栅极，7是氧化娃层，8是鹤，9是光刻胶。
【具体实施方式】
[0032] 本发明所述的本发明所述的分离栅功率器件的栅极结构，如图9所示，在娃衬底1 上具有沟槽，沟槽侧壁及底部附着有一层氧化层7,沟槽内下部具有分离栅极5,分离栅极5 上部同样覆盖有一层氧化娃，与沟槽侧壁及底部的氧化娃层一起将分离栅极形成包围，沟 槽上部为栅极6,娃衬底1表面为层间介质，金属引线2通过穿通层间介质4的接触孔3将 栅极6引出。所述的栅极6为U型结构的多晶娃薄栅，其内部填充满金属鹤8,接触孔3是 与填充的金属鹤8连接，将栅极6引出。
[003引所述的U型结构的多晶娃栅极6与其内部填充的金属鹤8之间，根据实际需要，还 可W选择增加一层隔离层，比如铁/氮化铁。
[0034] 本发明还提供一种制备所述的分离栅功率器件的栅极结构的工艺方法，包含如下 步骤：
[0035] 第一步，W沟槽特征尺寸2. 0 y m，深6. 0 y m，栅氧化层厚度850A为例，沟槽刻蚀形 成之后，沟槽内淀积一层栅氧化层7 ;之后淀积多晶娃并回刻，形成位于沟槽下部的分离栅 5。再淀积氧化层并回刻，形成分离栅5上方的氧化层，如图4所示。
[0036] 第二步，如图5所示，沟槽内再淀积一层多晶娃6,多晶娃附着与沟槽内壁的氧化 层上，不填满沟槽，多晶娃厚度不超过沟槽深度，本实施例选取0. 2 y m厚度。
[0037] 第=步，沟槽内再淀积金属鹤8填充沟槽，填充的鹤厚度不低于沟槽深度的 1/100,本实施例选取1 ym，将沟槽填满，如图6所示。
[003引需要注意的是，在本步骤执行之前，即鹤填充之前，还可选地根据实际需要预先淀 积一层隔离层，淀积的材质、厚度及方法不限。隔离层的目的是为了防止鹤扩散，同时考虑 到电势，一般采用铁/氮化铁，或者娃化鹤，或者镶/氮化镶等。具体到本实施例，如果淀积 隔离层，采用的材质为铁/氮化铁，典型的厚度是铁50A，氮化铁100A (本实施例图6中未 示出隔离层）。淀积完隔离层之后再进行鹤淀积填充工艺。
[0039] 第四步，利用光刻胶9光刻定义出栅极结构图形，如图7所示。本步骤为可选步骤， 根据实际的工艺需求，可进行或省略本步骤。
[0040] 第五步，先对金属进行刻蚀，再对多晶娃进行刻蚀。两次的刻蚀采用干法、湿法或 者化学机械研磨。刻蚀鹤到略低于娃表面，再刻蚀多晶娃到略低于娃表面，最后得到没有凹 陷的栅极6,如图8所示。
[004U 第六步，淀积层间介质4,刻蚀接触孔3并淀积金属，制作金属引线2,最终完成如 图9所示。
[0042] W上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来 说，本发明可W有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1. 一种分离栅功率器件的栅极结构，在娃衬底上具有沟槽，沟槽侧壁及底部附着有一 层氧化层，沟槽内下部具有分离栅极，分离栅极上部同样覆盖有一层氧化娃，与沟槽侧壁及 底部的氧化娃层一起将分离栅极形成包围，沟槽上部为栅极，娃衬底表面为绝缘层，金属引 线通过穿通绝缘层的接触孔将栅极引出，其特征在于；所述的栅极为U型结构，其内部填充 有金属，接触孔与填充的金属连接。
2. 如权利要求1所述的分离栅功率器件的栅极结构，其特征在于：所述的栅极材质为 多晶娃。
3. 如权利要求1所述的分离栅功率器件的栅极结构，其特征在于：所述栅极内部填充 的金属为鹤，将U型结构的栅极内部填满。
4. 如权利要求1所述的分离栅功率器件的栅极结构，其特征在于；所述的U型结构的 栅极与其内部填充的金属之间或者还间隔有一层或多层隔离层。
5. -种制备如权利要求1所述的分离栅功率器件的栅极结构的工艺方法，其特征在 于；包含如下步骤： 第一步，沟槽刻蚀形成之后，沟槽内淀积一层氧化层；之后淀积多晶娃并回刻，形成位 于沟槽下部的分离栅；再淀积氧化层并回刻，形成分离栅上方的氧化层； 第二步，沟槽内再淀积一层多晶娃； 第=步，沟槽内再淀积金属填充沟槽； 第四步，先对金属进行刻蚀，再对多晶娃进行刻蚀； 第五步，淀积层间介质，刻蚀接触孔并淀积金属，制作金属引线。
6. 如权利要求5所述的分离栅功率器件的栅极结构的工艺方法，其特征在于；所述第 二步中，淀积的多晶娃厚度不超过沟槽深度。
7. 如权利要求5所述的分离栅功率器件的栅极结构的工艺方法，其特征在于；所述第 S步中，淀积的金属为鹤，厚度不低于沟槽深度的1/100。
8. 如权利要求5所述的分离栅功率器件的栅极结构的工艺方法，其特征在于；所述第 二步和第=步之间，或者增加隔离层制作工艺。
9. 如权利要求5所述的分离栅功率器件的栅极结构的工艺方法，其特征在于；所述第 =步和第四步之间，或者增加光刻定义栅极结构图形的步骤。
10. 如权利要求5所述的分离栅功率器件的栅极结构的工艺方法，其特征在于；所述第 四步中，两次的刻蚀采用干法、湿法或者化学机械研磨，刻蚀鹤到低于娃表面，再刻蚀多晶 娃到低于娃表面。
【文档编号】H01L21/28GK104465728SQ201410835652
【公开日】2015年3月25日 申请日期:2014年12月24日 优先权日:2014年12月24日
【发明者】冯岩 申请人:上海华虹宏力半导体制造有限公司