半导体装置、半导体芯片及半导体芯片的特性信息管理方法与流程

本发明涉及半导体装置、半导体芯片及半导体芯片的特性信息管理方法。

背景技术：

作为典型的半导体装置，存在具有封装件和在该封装件之中封装的半导体芯片的半导体装置。例如，在作为半导体装置的功率模块的封装件内，作为半导体芯片而设置IC(Integrated Circuit)芯片，该IC芯片设置有对晶体管或二极管等功率元件进行驱动的驱动电路。在半导体装置的制造中，有时要求其所用的IC芯片的可追溯性(traceability)。

根据日本特开平11-8327号公报(专利文献1)，在封装件之上赋予用于对各个IC芯片进行识别的识别代码。作为识别代码，使用与IC芯片的制造中的半导体晶片相关的制造批次编号及半导体晶片编号、与半导体晶片内的各个芯片相关的坐标位置。

根据日本特开平8-213464号公报(专利文献2)，基于在晶片状态下的芯片的合格、不合格的测定结果，利用激光光线切断在芯片设置的熔断器元件。由此，由熔断器元件记录对芯片的电气功能的良好与否进行识别的识别信息。芯片也可以具有用于将由熔断器元件记录的信息电气地读出的外部端子。

专利文献1：日本特开平11-8327号公报

专利文献2：日本特开平8-213464号公报

技术实现要素：

如上述日本特开平11-8327号公报所记载的那样，在封装件之上赋予IC芯片的识别代码的情况下，不能使封装件的大小小于对代码进行标记所需的大小。特别是在内置多个IC芯片的情况下，该问题变得显著。因此，识别代码的赋予可能会在减小封装件的大小的方面成为制约。

如上述日本特开平8-213464号公报所记载的那样，在使用熔断器元件的情况下，需要与记录的信息的比特数相同数量的熔断器。因此，如果信息量变多，则熔断器的数量变得庞大，所以为了记录信息而将熔断器进行熔断的加工的负担可能会变大。另外，由于为了配置熔断器而需要更大的区域，因此半导体装置的大小可能会变大。另外，由于是利用熔断器元件记录测试结果，因此在需要增加测试内容的情况下，为了相应地增加熔断器元件，可能需要改变IC芯片的图案。

本发明就是为了解决上述的课题而提出的，其目的之一在于提供一种半导体装置，该半导体装置能够一边避免产生对封装件的小型化的制约、一边减轻用于得到半导体芯片可追溯性的加工的负担。另外，另一个目的在于提供一种半导体芯片，该半导体芯片能够减轻用于得到半导体芯片可追溯性的加工的负担。另外，其他目的在于提供一种半导体芯片的特性信息管理方法，该半导体芯片的特性信息管理方法能够容易地应对半导体芯片的测试内容的变更。

本发明的半导体装置使用了半导体芯片组之中的至少1个。半导体装置具有封装件和半导体芯片组所包含的一个半导体芯片。一个半导体芯片具有记录有第1识别信息的信息记录区域，该第1识别信息表示半导体芯片组之中的一个半导体芯片以第1分类为基准属于哪个组。信息记录区域具有与第1识别信息相对应地选择性地熔断后的多个熔断器。封装件将半导体芯片封装。在封装件显示有第2识别信息，该第2识别信息表示半导体芯片组之中的一个半导体芯片以第2分类为基准属于哪个组。通过将第1及第2识别信息相互组合，从而能够从半导体芯片组确定一个半导体芯片。

本发明的半导体芯片是半导体芯片组之中的一个半导体芯片。半导体芯片具有第1及第2部分记录区域。在第1部分记录区域记录有第1识别信息，该第1识别信息表示半导体芯片组之中的一个半导体芯片以第1分类为基准属于哪个组。第1部分记录区域具有与第1识别信息相对应地选择性地熔断后的多个熔断器。在第2部分记录区域记录有第2识别信息，该第2识别信息表示半导体芯片组之中的一个半导体芯片以第2分类为基准属于哪个组。第2部分记录区域具有与第2识别信息相对应地图案化的电路图案。通过将第1及第2识别信息相互组合，从而能够从半导体芯片组确定一个半导体芯片。

本发明的半导体芯片的特性信息管理方法用于对半导体芯片组各自固有的特性即个体特性信息进行管理，具有下面的工序。通过针对半导体芯片组的试验而取得个体特性信息。将能够从半导体芯片组确定一个半导体芯片的芯片识别信息的至少一部分记录至一个半导体芯片的信息记录区域。在通过利用封装件将一个半导体芯片进行封装而制造半导体装置时设置至少1个信息输出电极，其中，该信息输出电极与半导体芯片的信息记录区域电连接，延伸至封装件外。将个体特性信息和与一个半导体芯片相关的芯片识别信息的组储存至特性信息累积装置。

发明效果

根据本发明的半导体装置，用于确保半导体芯片的可追溯性的识别信息分开记录于半导体芯片和将该半导体芯片封装的封装件。由此，无需将全部识别信息显示于封装件，因此减轻在封装件的外形设计方面的制约。另外，由于半导体芯片无需记录全部识别信息，因此减轻在半导体芯片记录信息的负担。根据本发明的半导体芯片，用于确保半导体芯片的可追溯性的识别信息由熔断器及电路图案分担记录。由此，识别信息的记录所需的熔断器的数量变少。因而，减轻在半导体芯片记录信息的负担。

根据本发明的半导体芯片的特性信息管理方法，能够利用特性信息累积装置将芯片识别信息与半导体芯片的个体特性信息相关联。

附图说明

图1是概略地表示本发明的实施方式1中的半导体装置的结构的斜视图。

图2是概略地表示图1的半导体芯片的结构的俯视图。

图3是对图1的半导体装置中的识别信息的设定方法的第1例进行说明的图。

图4是对图1的半导体装置中的识别信息的设定方法的第2例进行说明的图。

图5是对图1的半导体装置中的识别信息的设定方法的第3例进行说明的图。

图6是概略地表示本发明的实施方式2中的半导体芯片的结构的俯视图。

图7是概略地表示本发明的实施方式2中的半导体装置的结构的斜视图。

图8是概略地表示图6的半导体芯片的制造方法的一个工序的俯视图。

图9是图8的局部放大图。

图10是对图6的半导体芯片中的识别信息的设定方法的例子进行说明的图。

图11是概略地表示本发明的实施方式3中的半导体装置的结构的斜视图。

图12是概略地表示本发明的实施方式4中的半导体芯片的结构的框图。

图13是概略地表示本发明的实施方式5中的半导体芯片的结构的电路图。

图14是概略地表示本发明的实施方式6中的半导体芯片的结构的电路图。

图15是概略地表示图14的变形例的电路图。

图16是概略地表示本发明的实施方式7中的半导体芯片的结构的框图。

图17是概略地表示图16的PWM电路的结构的框图。

图18是图16的半导体芯片处的脉冲信号及用于生成该脉冲信号的信号的时序图。

图19是概略地表示本发明的实施方式8中的半导体芯片的结构的电路图。

图20是概略地表示本发明的实施方式9中的半导体芯片的结构的电路图。

图21是概略地表示本发明的实施方式10中的半导体芯片的结构的框图。

图22是概略地表示图21的数字信号输出电路的结构的框图。

图23是图21的半导体芯片处的脉冲信号及用于生成该脉冲信号的信号的时序图。

图24是概略地表示本发明的实施方式11中的半导体芯片的结构的框图。

图25是概略地表示应用了本发明的实施方式12中的半导体芯片的特性信息管理方法的情况下的半导体装置的制造方法的结构的流程图。

图26是用于对图25的特性信息管理方法所使用的系统的结构进行说明的框图。

图27是概略地表示本发明的实施方式12中的半导体芯片的特性信息管理方法的结构的流程图。

具体实施方式

下面，基于附图对本发明的实施方式进行说明。此外，在下面的附图中对相同或相当的部分标注相同的参照标号，不重复其说明。

(实施方式1)

参照图1，本实施方式的半导体装置301具有IC芯片201(一个半导体芯片)、封装件401、信息输出电极360、以及元件电极390。在典型情况下，半导体装置301为电力用半导体装置，在封装件401内还具有IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)或者二极管等电力用半导体元件，IC芯片201具有作为这些电力用半导体元件的驱动电路的功能。此外，后面叙述的其他实施方式中的IC芯片在典型情况下，也如上述这样具有作为电力用半导体元件的驱动电路的功能，可以构成使用该IC芯片的电力用半导体装置。

并且，参照图2，IC芯片201是在IC芯片的量产工序中制造出的IC芯片组(半导体芯片组)之中的一个IC芯片。IC芯片组是例如大于或等于几千个的基于同一规格的IC芯片。在IC芯片组的制造工序中从多个晶片101分别制造多个IC芯片。具体地说，在进行了在各晶片101之上的半导体制造工艺、即晶片工艺之后，通过沿切割线DL进行的切割，从各晶片101切出多个IC芯片。各IC芯片通过装配工艺而被安装于半导体装置。例如IC芯片201被安装于半导体装置301。

IC芯片201具有信息记录区域250。在信息记录区域250记录有第1识别信息，该第1识别信息表示量产的IC芯片组之中的IC芯片201以第1分类为基准属于哪个组。出于该目的，信息记录区域250具有与第1识别信息相对应地选择性地熔断后的多个熔断器。即，第1识别信息由通过熔断器的选择性熔断而形成的电路进行记录。此外，关于使用熔断器进行信息记录的方式，例如，能够应用后面叙述的其他实施方式中详述的方式。信息输出电极360与IC芯片201的信息记录区域250电连接，且延伸至封装件401外。

封装件401将IC芯片201封装。封装件401在其表面之上具有信息附加区域451。在信息附加区域451显示有第2识别信息，该第2识别信息表示IC芯片组之中的IC芯片201以第2分类为基准属于哪个组。第2识别信息是利用例如条形码等符号、或者文字而进行显示的。

通过将上述的第1及第2识别信息相互组合，从而能够从IC芯片组确定IC芯片201。作为第1及第2识别信息各自，能够使用例如半导体装置301的制造中的多个工艺中的各个批次编号或者它们的组合、晶片101处的芯片位置编号、或者上述这些信息的组合的内容。

例如上述第1分类为一个晶片101处的芯片位置、在同一晶片工艺批次中处理的多个晶片的区分，上述第2分类为因量产而反复进行的晶片工艺批次的区分。在该情况下，上述第1识别信息为晶片内位置信息编号(WLC)与同一晶片工艺批次中的晶片编号(WN)的组合，上述第2识别信息为赋予给晶片工艺批次的序列编号即晶片工艺批次编号(WLN)。如果将第1及第2信息组合，则确定出IC芯片201是哪个晶片工艺批次中的哪个晶片的哪个位置的芯片。由此，IC芯片201在量产出的IC芯片组中被唯一地确定。

或者，第1及第2识别信息中的至少任一者也可以包含识别信息专用的内容。下面对这种例子进行说明。

参照图3，在第1例中，取代上述的晶片工艺批次编号(WLN)，使用因量产而反复进行的装配工艺的序列编号即装配工艺批次编号(ALN)、作为识别信息专用的内容的辅助识别编号(AN)。在下面的表中示出它们的对应关系的例子。

[表1]

如图3及表1所示，能够将装配批次编号(ALN)及辅助识别编号(AN)的组合与晶片工艺批次编号(WLN)唯一地进行关联。即，能够根据装配批次编号(ALN)及辅助识别编号(AN)而确定晶片工艺批次编号(WLN)。

具体地说，辅助识别编号(AN)是针对每个晶片工艺批次而决定的编号，但与晶片工艺批次编号(WLN)不同，该辅助识别编号(AN)针对不同的晶片工艺批次而周期性重复地赋予同一编号。辅助识别编号(AN)的个数设为足以使得在同一装配工艺中不会对如上所述地被赋予了重复的编号的晶片进行处理的个数。即，辅助识别编号(AN)的个数是由对能够在同一装配工艺中处理的晶片进行准备的晶片工艺批次的个数所决定的。在本例中，辅助识别编号(AN)的个数为3，针对晶片工艺批次编号(WLN)循环地分配有AN＝0、1以及2的值。

优选的是，辅助识别编号(AN)包含于第1识别信息，装配批次编号(ALN)包含于第2识别信息。即，辅助识别编号(AN)记录于IC芯片201，装配批次编号(ALN)显示于封装件401。在该情况下，即使在与IC芯片201相对应的装配批次编号(ALN)尚未决定的时刻，也能够决定第1识别信息。因而，能够在该时刻将第1识别信息记录至IC芯片201。另外，无需在装配工艺开始时之前通过其他方法对针对每个晶片工艺批次所决定的信息即辅助识别编号(AN)进行管理。

在该情况下，在IC芯片201记录的信息即第1识别信息为晶片内位置信息编号(WLC)、晶片编号(WN)以及辅助识别编号(AN)的组合。另外，在封装件401之上显示的信息即第2识别信息为装配工艺批次编号(ALN)。

此外，在该例子中，在装配工艺中每1个批次能够处理的芯片的个数比在晶片工艺批次中的每1个批次的芯片的个数少。例如，晶片工艺批次编号(WLN)：000的IC芯片之中的、无法在装配批次编号(ALN)：000的工艺中处理的芯片，在装配批次编号(ALN)：001的工艺中进行处理。接下来对晶片工艺批次编号(WLN)：001的芯片进行处理，在同一装配批次编号(ALN)的工艺内辅助识别编号(AN)不重复。

参照图4，在第2例中，在装配工艺中每1个批次能够处理的芯片的个数比在晶片工艺批次中的每1个批次的芯片的个数多。因此在本例中，以同一装配批次编号(ALN)投入的晶片工艺批次的个数受限于在装配工艺中的可同时处理批次的个数，以使得在同一装配批次编号(ALN)的工艺中辅助识别编号(AN)不重复。例如，晶片工艺批次编号(WLN)：013的芯片即使出于处理能力的观点在装配批次编号(ALN)：011的工艺中是能够进行处理的，但仍会在接下来的装配批次编号(ALN)：012的工艺中进行处理，以不超过可同时处理的批次的个数。晶片工艺批次编号(WLN)：016的芯片也同样地在装配批次编号(ALN)：013的工艺中进行处理，而不是装配批次编号(ALN)：012。

装配工艺中的可同时处理的批次的个数、即辅助识别编号(AN)的个数是根据装配装置的处理能力等的制约而决定的，但明显小于晶片工艺批次编号(WLN)的上限值。因而，通过在IC芯片201内取代晶片工艺批次编号(WLN)而附加辅助识别编号(AN)，从而能够减少IC芯片201的信息记录区域250所需的熔断器的数量。例如，在作为晶片工艺批次编号(WLN)而使用000～999的情况下，即，使用3位数字的情况下，如果通过熔断器对它们进行表示，则需要能够表达10比特的信息的10个熔断器。然而在本例中，由于通过熔断器表示3种辅助识别编号(AN)，而并非晶片工艺批次编号(WLN)，因此能够表达2比特的信息的2个熔断器就足够了。因此，信息的记录所需的熔断器的个数削减8个。

参照图5，在第3例中，使用在同一装配批次编号(ALN)中晶片内位置信息编号(WLC)不重复这样的制造条件，以信息量的削减为目的而从第1识别信息将晶片编号(WN)省略。该制造条件对应于每1个晶片的芯片的个数比装配工艺的每1个批次可同时处理的芯片的个数多的情况。例如，在下面的表中示出装配工艺的每1个批次可同时处理的芯片的个数为3000、且每1个晶片的芯片的个数为4000的情况下的例子。

[表2]

如上所示，在装配批次编号(ALN)内晶片内位置信息编号(WLC)不重复，在该情况下，无需晶片编号(WN)。其理由是，晶片编号(WN)能够通过辅助识别编号(AN)及装配批次编号(ALN)进行确定。

根据本实施方式，用于确保IC芯片201的可追溯性的识别信息分开记录于IC芯片201和将该IC芯片201封装的封装件401。由此，无需将全部识别信息显示于封装件401，因此减轻在封装件401的外形设计方面的制约。另外，由于IC芯片201无需记录全部识别信息，因此减轻在IC芯片201记录信息的负担。因而，能够抑制在IC芯片的信息记录区域250进行记录所需的熔断器的数量，减小信息记录区域250的面积。

另外，通过信息输出电极360，能够从由封装件401封装的IC芯片201的信息记录区域250取得IC芯片201的第1识别信息。

此外，在本实施方式中对半导体装置301具有1个IC芯片201的情况进行了说明，但半导体装置也可以具有大于或等于2个IC芯片。另外，信息输出电极360的数量不限定于1个，可以根据需要而决定。另外，上述的信息也可以通过多个数字的组进行表示，或者通过包含文字或符号的信息进行表示，以取代通过编号进行表示的方式。例如，晶片内位置信息(WLC)不限定于对在晶片内的位置进行指定的连续编号，也可以为例如坐标值的组合。

(实施方式2)

参照图6，本实施方式的IC芯片202是在IC芯片的量产工序中制造出的IC芯片组之中的一个IC芯片。IC芯片组是例如大于或等于几千个的基于同一规格的IC芯片。IC芯片202具有复合记录区域260。复合记录区域260具有第1部分记录区域261和第2部分记录区域262。在第1部分记录区域261记录有第1识别信息，该第1识别信息表示IC芯片组之中的IC芯片202以第1分类为基准属于哪个组。第1部分记录区域261具有与第1识别信息相对应地选择性地熔断后的多个熔断器。在第2部分记录区域262记录有第2识别信息，该第2识别信息表示IC芯片组之中的IC芯片202以第2分类为基准属于哪个组。第2部分记录区域262具有与第2识别信息相对应地图案化的电路图案。通过将第1及第2识别信息相互组合，从而能够从IC芯片组确定IC芯片202。

参照图7，IC芯片组分别通过装配工艺而被安装于半导体装置。即，IC芯片202被安装于半导体装置302。此时，利用封装件402将IC芯片202封装。此外，封装件402与封装件401(图1)不同，不具有信息附加区域451。

参照图8，在IC芯片组的制造工序中，从多个晶片102分别制造多个IC芯片。具体地说，在进行了在各晶片102之上的半导体制造工艺、即晶片工艺之后，通过沿切割线DL进行的切割，从各晶片102切出多个IC芯片。晶片工艺包含光刻工艺，该光刻工艺使用分段曝光(stepper)装置进行以投射区域ST为单位的多次投影曝光，由此将掩模图案转印至晶片102。

参照图9，在投射区域ST分别形成成为IC芯片202a～202h(进行统称，如上所述也称为IC芯片202)的部分。IC芯片202a～202h分别具有第2部分记录区域262a～262h(进行统称，如上所述也称为第2部分记录区域262)。第2部分记录区域262a～262h具有从掩模图案转印得到的相互不同的电路图案，该电路图案记录有表示投射区域ST处的位置的投射内位置信息(SLC)。另外，在IC芯片202a～202h各自的第1部分记录区域261处，通过多个熔断器的选择性熔断而与第1识别信息相对应地记录晶片工艺批次编号(WLN)、晶片编号(WN)、以及投射编号(SN)。投射编号(SN)是用于在1个晶片102处确定投射区域ST的编号。

参照图10，在分配有晶片编号(WN)的各晶片102处，形成分配有投射编号(SN)的投射区域ST。在各投射区域ST处，形成分配有投射内位置信息(SLC)的IC芯片202a～202h。通过将投射编号(SN)和投射内位置信息(SLC)进行组合，从而能够确定晶片内位置信息(WLC)，因此无需记录晶片内位置信息(WLC)本身。在下面的表中示出该组合的例子。

[表3]

此外，由于上述以外的结构与上述的实施方式1的结构大致相同，因此对相同或相应的要素标注相同的标号，不重复其说明。

根据本实施方式，用于确保IC芯片202的可追溯性的识别信息由熔断器及电路图案分担记录。由此，识别信息的记录所需的熔断器的数量变少。因而，减轻在半导体芯片记录信息的负担。具体地说，通过作为电路图案而记录有投射内位置信息(SLC)，由此能够利用信息量比晶片内位置信息(WLC)小的投射编号(SN)而作为由熔断器记录的信息。特别地，在由于使用大的晶片102而使得每1个晶片的芯片的个数多的情况下，由于晶片内位置信息(WLC)的信息量变多，因此对由熔断器记录的信息进行抑制的效果显著。例如，如图10及表3所示，在投射的个数为94、投射内的芯片的个数为44的情况下，晶片内的芯片的个数为它们的乘积即4136，因而晶片内位置信息(WLC)的记录需要13比特量的熔断器。与之相对地，在通过掩模图案而附加投射内位置信息(SLC)的情况下，只需与投射编号(SN)对应的7比特量的熔断器，因此能够将熔断器的数量削减6个。

(实施方式3)

参照图11，本实施方式的半导体装置303具有IC芯片202(图6)，以取代IC芯片201(图1)。IC芯片202所具有的复合记录区域260(图6)在第2部分记录区域262处具有与实施方式1中叙述的第1识别信息相对应的电路图案。该电路图案和第1部分记录区域261处的多个熔断器分担地记录实施方式1中叙述的第1识别信息。

此外，由于上述以外的结构与上述的实施方式1的结构大致相同，因此对相同或相应的要素标注相同的标号，不重复其说明。

根据本实施方式，第1识别信息由熔断器及电路图案分担记录。由此，第1识别信息的记录所需的熔断器的数量变少。因而，减轻在IC芯片202记录信息的负担。

根据本实施方式，得到上述的实施方式1及2两者的效果。就上述的例子而言，能够与实施方式1同样地将批次识别信息削减8比特量，另外能够与实施方式2同样地将芯片识别信息削减6比特量，因此总共能够削减14比特量的信息量。其结果，能够将记录所需的熔断器的数量削减14个。

(实施方式4)

参照图12，本实施方式的IC芯片204(半导体芯片)具有模拟信号输出电路23和输出端子25。输出端子25与信息记录区域250(图2)电连接。模拟信号输出电路23通过铝配线24而与信息记录区域250连接，从输出端子25输出与信息记录区域250相对应的模拟输出。

此外，由于除了上述以外的结构与IC芯片201(实施方式1)或者使用了该IC芯片201的半导体装置301大致相同，因此对相同或相应的要素标注相同的标号，不重复其说明。

根据本实施方式，能够从IC芯片204的信息记录区域电气地取得信息。另外，能够通过对模拟输出的测定，取得在IC芯片204的信息记录区域250记录的信息。具体地说，通过将输出的模拟信号和针对每个识别信息预先设定的模拟值进行比较，由此能够对识别信息进行判别。

此外，也可以设置复合记录区域260(图6)，以取代信息记录区域250。换言之，本实施方式的技术也可以应用于实施方式2或3。在该情况下，输出端子25能够输出与针对第1部分记录区域261处的多个熔断器的选择性熔断、第2部分记录区域262处的电路图案中的至少任一者相对应的模拟信号。后面叙述的实施方式5～9也是同样的。

(实施方式5)

参照图13，本实施方式的IC芯片205(半导体芯片)具有作为实施方式4中的模拟信号输出电路23(图12)的模拟电压输出电路。即，在本实施方式中，作为实施方式4中的模拟信号而使用电压信号。

具体地说，IC芯片205具有恒定电流源32及电阻部RP。电阻部RP的一端与恒定电流源32及输出端子25分别连接，电阻部RP的另一端接地。电阻部RP具有电阻元件33～37和熔断器fa～fe。电阻元件33～37互相串联地连接。熔断器fa～fe分别与电阻元件33～37并联连接。例如如图所示，将值R作为单位而以R～16R的电阻值分别对电阻元件33～37赋以权重。

通过将熔断器fa～fe选择性地切断，由此改变在与恒定电流源32连接的电阻部RP中实质上起作用的电阻元件33～37的组合，从而能够通过输出端子25输出所希望的模拟电压。通过将通过输出端子25取得的模拟电压和预先针对每个识别信息所设定的电压值进行比较，从而能够对识别信息进行识别。为了准确地进行识别，需要高精度地输出与识别信息相对应的模拟电压。出于该目的，也可以通过恒定电流源32的激光加工而提高恒定电流值的精度，从而提高输出电压的精度。

用于输出模拟电压的电路不限定于上述的结构。例如，也可以在电阻部RP处不设置熔断器，将其电流值设为固定值，将在使电流流入至该电阻部RP的多个恒定电流源处分别设置的熔断器选择性地切断。

此外，由于除了上述以外的结构与上述的实施方式4的结构大致相同，因此对相同或相应的要素标注相同的标号，不重复其说明。

(实施方式6)

参照图14，本实施方式的IC芯片206(半导体芯片)具有作为实施方式4中的模拟信号输出电路23(图12)的模拟电流输出电路。即，在本实施方式中，作为实施方式4中的模拟信号而使用电流信号。

具体地说，IC芯片206具有恒定电流源42～46和熔断器fa～fe。恒定电流源42～46分别与熔断器fa～fe互相串联连接。另外，这些串联连接的构造互相并联连接。例如如图所示，将值I作为单位而以I～16I的电流值分别对恒定电流源42～46赋以权重。由此，构成与识别信息相对应地输出电流的可变电流源47。

通过将熔断器fa～fe选择性地切断，由此改变与输出端子25连接的恒定电流源42～46的组合，从而能够输出所希望的模拟电流。此外，为了更准确地对识别信息进行判别，也可以与实施方式5同样地，通过恒定电流源42～46的激光加工而提高恒定电流源值的精度，从而提高输出电流的精度。

参照图15，模拟电流输出电路使用高耐压MOSFET(Metal Oxide Semiconductor Field Effect Transistor)，将每1比特信息的输出幅宽确保得较大，从而还能够更准确地对识别信息进行判别。具体地说，在可变电流源47处连接由n型MOSFET 48和高耐压n型MOSFET49构成的电流镜电路。在外部，在输出端子25处连接电阻元件50而施加高电压HV，由此能够将从可变电流源47输出的电流放大而进行输出。由此，能够准确地对识别信息进行判别，而无需高精度的测定设备。

此外，由于除了上述以外的结构与上述的实施方式4的结构大致相同，因此对相同或相应的要素标注相同的标号，不重复其说明。

(实施方式7)

参照图16，本实施方式的IC芯片207(半导体芯片)具有作为实施方式4中的模拟信号输出电路23(图12)的脉冲信号输出电路。即，在本实施方式中，作为实施方式4中的模拟信号而使用脉冲信号。

具体地说，IC芯片207具有触发产生电路52和PWM(Pulse Width Modulation)电路53，由此能够在产生了触发时输出所希望的宽度的脉冲。触发产生电路52是与输入来的电源电压VCC的上升同步地产生触发而输出所希望的脉冲的电路。

参照图17，PWM电路53具有基准电压生成电路55、三角波振荡器56、以及比较器57。基准电压生成电路55是与信息记录区域250处的熔断器的切断状况相对应地生成基准电压，与触发信号Trg的下降同步地将该基准电压输入至比较器57的电路。三角波振荡器56是与触发信号Trg的下降同步地开始生成三角波的电路。比较器57通过将从基准电压生成电路55输入的基准电压、和从三角波振荡器56输入的三角波进行比较，从而输出所希望的宽度的脉冲OPul se。

图18表示使用图16及图17的电路产生所希望的脉冲的情况下的时序图。触发信号Trg与电源电压VCC的上升同步地上升，与触发信号Trg的下降同步地产生基准电压Vref及三角波Vtri，生成所希望的宽度Wp的脉冲OPulse。

此外，在上述中示出了利用电源电压VCC产生触发信号Trg的例子，但触发信号Trg的产生方法可以为任意方法，例如也可以利用输入信号、或者其他电路内的信号而产生触发，另外也可以从外部输入触发信号Trg。另外，在上述中，在触发信号Trg的下降后稳定地产生基准电压Vref及三角波Vtri，但也可以仅在触发信号Trg高的期间产生。另外，在上述中示出了使用三角波的PWM电路，但也可以采用如使用恒定电流源及电容器产生所希望的脉冲这样的电路。

此外，由于除了上述以外的结构与上述的实施方式4的结构大致相同，因此对相同或相应的要素标注相同的标号，不重复其说明。

(实施方式8)

参照图19，在本实施方式的IC芯片208(半导体芯片)处，模拟输出电路输出作为针对模拟信号的比较基准的参考信号。具体地说，作为针对模拟电流信号的比较基准，输出作为比较基准的参考电流。与前述的实施方式6同样地通过将作为所输出的模拟信号的电流值和预先针对每个识别信息所设定的值进行比较，由此对识别信息进行判别，但根据本实施方式，通过将在内部生成的参考电流和与识别信息相对应的电流进行比较，从而能够更准确地对识别信息进行判别。

出于该目的，IC芯片208的模拟电流输出电路具有参考用恒定电流源62和参考输出端子63。通过将与从输出端子25输出的识别信息相对应的模拟信号和从参考输出端子63输出的参考信号进行比较，从而能够作为相对于参考信号的比率而取得识别信息。由此，能够准确地对识别信息进行判别。此外，虽然在图中参考用恒定电流源62的电流值设为与对可变电流源47处的最低比特位的电流进行输出的恒定电流源46的电流值相同，但可以设为任意电流值。

此外，由于除了上述以外的结构与上述的实施方式6的结构大致相同，因此对相同或相应的要素标注相同的标号，不重复其说明。另外，在本实施方式中示出了模拟信号为电流的例子，但在模拟信号为电压信号的情况下(实施方式5)或者脉冲信号的情况下(实施方式7)，也能够通过由模拟输出电路输出参考信号，从而提高信息的读取精度。

(实施方式9)

参照图20，本实施方式的IC芯片209(半导体芯片)处的模拟输出电路从外部接收作为针对模拟信号的比较基准的参考信号。基于该参考信号，由模拟输出电路生成输出信号。由此，能够提高从模拟信号读取信息的精度。另外，通过由使用者输入任意的参考信号，从而能够根据需要对进行测定的模拟信号的大小进行调整。

出于该目的，IC芯片209的模拟电流输出电路具有与实施方式6相同的熔断器fa～fe、p型MOSFET 72～77、输出端子25、以及参考输入端子78。p型MOSFET 72～76相当于实施方式6中的恒定电流源42～46。例如如图所示，将p型MOSFET的尺寸S作为基准而以S～16S的尺寸分别对p型MOSFET 72～76赋以权重。由电流镜电路构成恒定电流源，对从参考输入端子78输入的参考电流使用电流镜，由此基于参考电流而生成与识别信息相对应的电流输出。通过将输入至参考输入端子78的电流值和从输出端子25输出的电流值进行比较，从而能够作为相对于参考信号的比率而取得识别信息。由此，能够更准确地对识别信息进行判别。

在上述结构中，虽然p型MOSFET 77的尺寸S设为与对识别信息的最低比特位的电流进行输出的p型MOSFET 76相同，但可以为任意尺寸。

此外，由于除了上述以外的结构与上述的实施方式6的结构大致相同，因此对相同或相应的要素标注相同的标号，不重复其说明。另外，在本实施方式中示出了模拟信号为电流的例子，但在模拟信号为电压信号的情况下(实施方式5)或者脉冲信号的情况下(实施方式7)，也能够通过由模拟输出电路接收参考信号，从而提高信息的读取精度。

(实施方式10)

参照图21，本实施方式的IC芯片210(半导体芯片)具有数字信号输出电路82和输出端子83。输出端子83经由数字信号输出电路82而与信息记录区域250(图2)电连接。数字信号输出电路82通过铝配线24而与信息记录区域250连接，从输出端子25输出与信息记录区域250相对应的数字输出。特别地，在信息量多而难以通过模拟信号进行识别信息的识别的情况下，通过以数字信号进行输出，从而能够准确地取得识别信息。

参照图22，数字信号输出电路82具有时钟产生电路84和多路复用器85。时钟产生电路84是与被输入的电源电压VCC的上升同步地产生时钟信号的电路。在数字信号输出电路82中，将与在信息记录区域250设置的熔断器的选择性的切断状况相对应的2进制信息，一边与由时钟产生电路84产生的时钟信号CLK同步，一边由多路复用器85进行输出。

图23表示使用图21及图22的电路产生所希望的脉冲的情况下的时序图。识别信息与电源电压VCC的上升同步地作为数字信号输出。例如，对数字信号输出ODigital设置间隔期间Ti和将识别信息输出的识别信息输出期间Td，将间隔期间Ti设定得相对于识别信息输出期间Td充分长，从而能够输出由信息的任意的组构成的识别信息。换言之，通过在各个识别信息输出期间Td利用多路复用器85输出单位信息，从而能够逐次地取得识别信息。

此外，在上述中，与电源电压VCC的上升同步地产生时钟信号CLK，但时钟信号CLK的产生方法可以为任意方法，例如，也可以与IC电路内的其他信号同步地产生时钟信号CLK，另外也可以从外部输入时钟信号CLK。另外，在图22中，使用多路复用器85逐次地输出识别信息，但数字输出方式可以为任意方式，例如，也可以使用SPI(Serial Peripheral Interface)或者I2C(Inter-Integrated Circuit)等通常公知的串行总线标准进行输出，或者也可以通过并行通信进行输出。

由于除了上述以外的结构与IC芯片201(实施方式1)或者使用了该IC芯片201的半导体装置301大致相同，因此对相同或相应的要素标注相同的标号，不重复其说明。

此外，也可以设置复合记录区域260(图6)，以取代信息记录区域250。换言之，本实施方式的技术也可以应用于实施方式2或3。在该情况下，输出端子83能够输出与针对第1部分记录区域261处的多个熔断器的选择性熔断、第2部分记录区域262处的电路图案中的至少任一者相对应的数字信号。

(实施方式11)

参照图24，本实施方式的IC芯片211(半导体芯片)具有输出端子25及83。由此，能够将由信息记录区域250的熔断器记录的信息分担给多个输出端子进行输出。具体地说，通过分别针对在信息记录区域250记录的多个识别信息而设置输出端子，从而能够针对每个识别信息而采取任意的输出方式。在图中的例子中，设置来自模拟信号输出电路23的输出端子25和来自数字信号输出电路82的输出端子83。在更通常的情况下，可以设置前述的实施方式4～10中的信号输出电路的任意组合和与它们分别对应的端子。另外，也可以设置复合记录区域260(图6)，以取代信息记录区域250。

根据本实施方式，通过采取与各识别信息相适合的输出方式，从而能够提高识别信息的读取效率。另外，通过将输出方式与产品使用者的使用状况相匹配，从而能够提高产品使用的便利性。

(实施方式12)

在本实施方式中，说明对IC芯片组各自固有的特性即个体特性信息进行管理的方法、即IC芯片(半导体芯片)的特性信息管理方法。此外，将上述各实施方式中的半导体芯片组、该半导体芯片组中的特定的半导体芯片、半导体装置组、以及该半导体装置组中的特定的半导体装置在下面分别统称为IC芯片组200g、IC芯片200p、半导体装置组300g、以及半导体装置300p。

参照图25，首先，对作为量产产品的半导体装置组300g的制造方法进行说明。在步骤S10中，首先进行前置工序。具体地说，在步骤S11中，进行用于制造IC芯片组200g的晶片工艺。另外，在步骤S12中，进行针对各个IC芯片组200g的试验。在步骤S20中，进行后续工序。具体地说，在步骤S21中，进行半导体装置装配工艺。另外，在步骤S22中，进行针对各个半导体装置组300g的试验。在各试验中，将IC芯片组200g各自的个体特性信息在与芯片识别信息相关联的同时储存至特性信息累积装置700。芯片识别信息是能够从IC芯片组200g对特定的IC芯片200p(一个半导体芯片)进行确定的信息。然后，半导体装置组300g被出货发给其使用者。

在步骤S30中，出货后的半导体装置组300g分别作为产品而由使用者进行使用。例如，使用半导体装置组300g制造电气设备。此时根据需要，会向产品提供者查询在特定的半导体装置300p搭载的IC芯片200p的个体特性信息。出于该目的，使用者从半导体装置300p取得IC芯片200p的芯片识别信息，将其内容传达给产品提供者。

参照图26，接下来在下面对与特性信息管理方法相关的装置进行说明。

熔断器熔断装置520将在各实施方式中说明的多个熔断器选择性地熔断。熔断例如可以利用激光进行。显示附加装置530用于将信息附加区域451(图1)附加在封装件之上，例如是条形码打印装置。

IC芯片试验装置620对IC芯片组200g分别进行试验。半导体装置试验装置630对半导体装置组300g分别进行试验。

特性信息累积装置700具有信息接收部710、数据库部720、检索关键词接收部730、以及个体特性信息输出部740。信息接收部710接收芯片识别信息和个体特性信息的组。数据库部720对由信息接收部710接收到的芯片识别信息和个体特性信息的组的数据进行管理。检索关键词接收部730为了进行数据库部720中的检索而接收芯片识别信息。个体特性信息输出部740输出将芯片识别信息作为关键词而检索到的个体特性信息。

信息输出电极读取装置820使用信息输出电极360(图1)而读取在IC芯片200p记录的芯片识别信息。显示读取装置830使用信息附加区域451(图1)而读取在封装件401之上所显示的芯片识别信息。

产品使用者侧信息管理装置900通过将读取到的芯片识别信息发送至特性信息累积装置700的检索关键词接收部730，由此进行个体特性信息的查询。另外，产品使用者侧信息管理装置900接收由特性信息累积装置700接受该查询而检索到的个体特性信息。产品使用者侧信息管理装置900和特性信息累积装置700之间优选通过网络连接。

参照图27，对特别着眼于特性信息管理方法的情况下的流程进行说明。

在步骤S110中，IC芯片试验装置620通过针对IC芯片组200g的试验而取得个体特性信息。在步骤S120中，熔断器熔断装置520通过IC芯片组200g各自的信息记录区域处的多个熔断器的选择性熔断，对芯片识别信息中的至少一部分进行记录。此外，如在实施方式2中说明所述，也可以兼用由电路图案实现的记录。在步骤S130中，芯片识别信息和通过IC芯片试验装置620得到的个体特性信息的组被储存至特性信息累积装置700。

在步骤S210中，在制造半导体装置组300g的各个半导体装置时，设置信息输出电极360。在步骤S220中，显示附加装置530通过将信息附加区域451附加在封装件401之上，从而将芯片识别信息的一部分显示于封装件401。在步骤S230中，芯片识别信息和通过半导体装置试验装置630得到的个体特性信息的组被储存至特性信息累积装置700。

在步骤S510中，信息输出电极读取装置820从在半导体装置300p处由封装件401封装的IC芯片200p取得芯片识别信息中的至少一部分。在步骤S520中，显示读取装置830从封装件401取得芯片识别信息的一部分。

在步骤S610中，特性信息累积装置700从产品使用者侧信息管理装置900接收芯片识别信息。在步骤S620中，特性信息累积装置700将芯片识别信息用作检索关键词，在数据库部720中对IC芯片200p的个体特性信息进行检索。在步骤S630中，特性信息累积装置700向产品使用者侧信息管理装置900输出IC芯片200p的个体特性信息。即，向产品使用者提供个体特性信息。

此外，在上述说明中对下述情况进行了说明，即，如在实施方式1中所详述的那样，芯片识别信息的一部分记录于IC芯片，另一部分显示于封装件，但也可以是芯片识别信息整体记录于IC芯片。在该情况下，无需显示附加装置530、显示读取装置830、步骤S220以及步骤S520。

根据本实施方式，能够利用特性信息累积装置将芯片识别信息与半导体芯片的个体特性信息相关联。

另外，与IC芯片200p相关的特性信息储存于特性信息累积装置700，而不储存在IC芯片200p本身。由此，IC芯片200p无需构成为可记录特性信息，只要保存有芯片识别信息即可。由此，即使所需要的特性信息发生变更，也无需进行IC芯片组200g的制造上的设计变更。

另外，使用信息输出电极，作为产品的半导体装置的使用者能够读取芯片识别信息。通过使用该芯片识别信息进行特性信息累积装置中的检索，从而能够取得半导体芯片的个体特性信息。由此，使用者能够一边考虑产品的详细特性、一边使用该产品。因而，产品使用的便利性提高。

本发明可以在其发明的范围内，将各实施方式自由地进行组合，或对各实施方式进行适当的变形、省略。虽然对本发明详细地进行了说明，但上述的说明在所有方面都仅是例示，本发明并不限定于此。可以理解为在不脱离本发明的范围的情况下能够设想出未例示的无数的变形例。

标号的说明

DL切割线，RP电阻部，ST投射区域，fa～fe熔断器，23模拟信号输出电路，24铝配线，25、83输出端子，32、42～46恒定电流源，33～37、50电阻元件，47可变电流源，52触发产生电路，53PWM电路，55基准电压生成电路，56三角波振荡器，57比较器，62参考用恒定电流源，63参考输出端子，78参考输入端子，82数字信号输出电路，84时钟产生电路，85多路复用器，101、102晶片，200g IC芯片组(半导体芯片组)，200p、201、202、202a～202h、204～211IC芯片(半导体芯片)，250信息记录区域，260复合记录区域，261第1部分记录区域，262、262a～262h第2部分记录区域，300g半导体装置组，300p、301～303半导体装置，360信息输出电极，390元件电极，401、402封装件，451信息附加区域，520熔断器熔断装置，530显示附加装置，620IC芯片试验装置，630半导体装置试验装置、700特性信息累积装置，710信息接收部，720数据库部，730检索关键词接收部，740个体特性信息输出部，820信息输出电极读取装置，830显示读取装置，900产品使用者侧信息管理装置。