技术领域本发明涉及半导体制作领域，特别涉及一种晶体管的形成方法。
背景技术：
随着半导体器件集成度的不断提高，特征尺寸逐渐减小，MOS晶体管的沟道的长度也逐渐减小，栅介质层的厚度也在不断降低，由于栅极电压不会持续降低(目前至少为1V)，使得所述栅氧化层受到的电场强度变大，与时间相关的介质击穿(timedependentdielectricbreakdown，TDDB)也更容易发生，且容易形成热载流子注入效应(HotCarrierInjection，HCI)。现有技术中通常采用LDD(LightlyDopedDrain，轻掺杂漏注入)离子注入对热载流子注入效应进行优化。但上述方法可能导致短沟道效应(SCE，ShortChannelEffect)，为了缓解短沟道效应，现有技术中，在形成LDD源/漏区后，对所述LDD源/漏区靠近沟道区的两侧再进行口袋区(Pocket)注入，所述口袋区注入的杂质离子的类型与LDD注入的杂质离子的类型相反，使得所述LDD源/漏区靠近沟道区的两侧的耗尽区变窄，能缓解短沟道效应。现有技术晶体管的形成过程为：提供半导体衬底，所述半导体衬底上形成有栅介质层和位于栅介质层上的栅电极；在所述栅电极的侧壁形成偏移侧墙；以所述栅电极和偏移侧墙为掩膜，对所述栅电极和偏移侧墙两侧的半导体衬底进行第一离子注入，在所述栅电极两侧的半导体衬底内形成浅掺杂区；对所述栅电极底部的半导体衬底进行袋状离子注入，在所述栅电极底部的半导体衬底中形成带状注入区；在所述偏移侧墙表面上形成主侧墙；以所述栅电极和主侧墙为掩膜，对所述栅电极和主侧墙两侧的半导体衬底进行第二离子注入，在所述栅电极和主侧墙两侧的半导体衬底内形成深掺杂区。现有技术形成的晶体管的性能仍有待提高。
技术实现要素：
本发明解决的问题是怎样提高现有技术中具有浅掺杂区和袋状注入区的晶体管的性能。为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成栅介质层和位于栅介质层上的栅电极，所述栅电极包括位于栅介质层上的第一栅极层和位于第一栅极层上的第二栅极层，所述第一栅极层的材料与第二栅极层的材料不相同；沿第一栅极层的侧壁刻蚀去除部分宽度的第一栅极层，在第二栅极层的底部的剩余的第一栅极层两侧形成开口；形成开口后，以栅电极为掩膜，进行第一离子注入，在栅电极两侧的半导体衬底中形成浅掺杂区；形成开口后，以栅电极为掩膜，进行有角度的第二离子注入，在栅电极底部的半导体衬底中形成袋状注入区，袋状注入区的掺杂类型与浅掺杂区的掺杂类型相反。可选的，所述第一栅极层的材料为金属或金属化合物，所述第二栅极层的材料为多晶硅。可选的，所述第一栅极层的材料为多晶硅，所述第二栅极层的材料为金属或金属化合物。可选的，所述金属为W、Al、Cu、Ti、Ag、Au、Pt或Ni中的一种或几种，所述金属化合物为TiN、TaN、TiAl、TaC、TaSiN或TiAlN中的一种或几种。可选的，沿第一栅极层的侧壁刻蚀去除部分宽度的第一栅极层的工艺为各向同性的湿法刻蚀工艺。可选的，第一栅极层的材料为金属或金属化合物时，湿法刻蚀工艺采用的刻蚀溶液为硝酸或氢氧化铵溶液。可选的，第一栅极层的材料为多晶硅时，湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液或氢氧化钾溶液。所述第一栅极层的厚度为10～40nm，第二栅极层的厚度为20～80nm，第一栅极层和第二栅极层的宽度25～100nm。可选的，所述第一栅极层被去除的宽度为第一栅极层总宽度的1/2～3/4。可选的，所述第一离子注入注入的杂质离子类型与第二离子注入注入的杂质离子类型相反。可选的，所述第一离子注入注入的杂质离子为N型的杂质离子，第一离子注入注入的能量为2KeV～4KeV，剂量为4e14～2e15atom/cm3，所述第二离子注入注入的杂质离子为P型的杂质离子，所述第二离子注入注入的能量为6KeV～26KeV，剂量为2e13～5e13atom/cm3，注入角度为25～45度。可选的，所述第一离子注入注入的杂质离子为P型的杂质离子，第一离子注入的能量为1KeV～3KeV，剂量为2e14～1e15atom/cm3，所述第二离子注入注入的杂质离子为N型的杂质离子，所述第二离子注入注入的能量为15KeV～55KeV，剂量为2e13～5e13atom/cm3，注入角度为25～45度。可选的，所述P型杂质离子为硼离子、镓离子或铟离子中一种或几种，所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种。可选的，形成袋状注入区后，还包括：在栅电极的侧壁表面上形成侧墙，所述侧墙填充开口。可选的，所述侧墙的形成过程为：形成覆盖所述半导体衬底表面以及栅电极表面的侧墙材料层，无掩膜刻蚀所述侧墙材料层，在所述栅电极的侧壁表面上形成侧墙。可选的，形成袋状注入区后，还包括：在栅电极的侧壁表面上形成侧墙，所述侧墙封闭开口，形成空气隙。可选的，在形成侧墙后，进行第三离子注入，在栅电极两侧的半导体衬底中形成深掺杂区，所述深掺杂区的深度大于浅掺杂区的深度，深掺杂区的掺杂类型与浅掺杂区的掺杂类型相同。与现有技术相比，本发明的技术方案具有以下优点：本发明的晶体管的形成方法，晶体管的形成方法，在所述半导体衬底上形成栅介质层和位于栅介质层上的栅电极，所述栅电极包括位于栅介质层上的第一栅极层和位于第一栅极层上的第二栅极层，所述第一栅极层的材料与第二栅极层的材料不相同；沿第一栅极层的侧壁刻蚀去除部分宽度的第一栅极层，在第二栅极层的底部的剩余的第一栅极层两侧形成开口；形成开口后，以栅电极为掩膜，进行第一离子注入，在栅电极两侧的半导体衬底中形成浅掺杂区；形成开口后，以栅电极为掩膜，进行有角度的第二离子注入，在栅电极底部的半导体衬底中形成袋状注入区，袋状注入区的掺杂类型与浅掺杂区的掺杂类型相反。所述栅电极包括第一栅极层和第二栅极层，通过刻蚀去除部分宽度的第一栅极层，在第二栅极层的底部的剩余的第一栅极层两侧形成开口，即使得剩余的第一栅极层的宽度小于第二栅极层的宽度，因而在以栅电极为掩膜，对栅电极底部的半导体衬底进行有角度的第二离子注入时，由于栅电极底部区域的宽度(对应剩余的第一栅极层的宽度)会小于栅电极上部区域的宽度，使得栅电极不会对向栅电极底部入射的离子束产生阻碍或影响，入射到半导体衬底之前的离子束的入射角度和位置、以及离子束中离子的浓度不会产生变化或者变化很小，因而入射到半导体衬底中形成的袋状注入区的位置精度较高和离子浓度分布也较均匀，在形成浅掺杂区后，有效的防止了浅掺杂区注入离子向沟道区的横向扩散，更好的防止了短沟道效应的产生；另外，由于开口的存在，使得剩余的第一栅极层的宽度小于第二栅极层的宽度，在进行第一离子注入时，宽度较大的第二栅极层还兼具有偏移侧墙的作用，以精确控制半导体衬底内形成的浅掺杂区相对于栅电极底部的位置。进一步，形成袋状注入区后，还包括：在栅电极的侧壁表面上形成侧墙，所述侧墙填充开口，由于侧墙材料相对于栅电极材料的介电常数较小，并且开口的存在使得形成半导体衬底内形成浅掺杂区与深掺杂区与栅电极底部的距离增大，使得浅掺杂区与深掺杂区与栅电极之间的寄生电容减小，提高了晶体管的性能。进一步，形成袋状注入区后，还包括：在栅电极的侧壁表面上形成侧墙，所述侧墙填充开口，所述侧墙封闭开口，形成空气隙，空气隙的存在能进一步减小浅掺杂区与深掺杂区与栅电极之间的寄生电容。附图说明图1～图7为本发明实施例晶体管的形成过程的剖面结构示意图。具体实施方式现有形成晶体管的性能仍有待提高，比如现有技术形成的晶体管的仍会存在短沟道效应的问题。研究发现，现有技术通过袋状注入区离子注入形成的袋状注入区存在离子浓度分布不均和位置不准确的问题，特别是在靠近栅电极的底部和晶体管沟道区的部分的问题尤为突出，晶体管在工作时仍会存在短沟道的问题。进一步研究发现，袋状注入区存在离子浓度分布不均和位置不准确产生的原因为：在袋状离子注入的过程中，栅电极和偏移侧墙会对注入的离子束产生影响。为此，本发明提供一种晶体管的形成方法，在所述半导体衬底上形成栅介质层和位于栅介质层上的栅电极，所述栅电极包括位于栅介质层上的第一栅极层和位于第一栅极层上的第二栅极层，所述第一栅极层的材料与第二栅极层的材料不相同；沿第一栅极层的侧壁刻蚀去除部分宽度的第一栅极层，在第二栅极层的底部的剩余的第一栅极层两侧形成开口；形成开口后，以栅电极为掩膜，进行第一离子注入，在栅电极两侧的半导体衬底中形成浅掺杂区；形成开口后，以栅电极为掩膜，进行有角度的第二离子注入，在栅电极底部的半导体衬底中形成袋状注入区，袋状注入区的掺杂类型与浅掺杂区的掺杂类型相反。所述栅电极包括第一栅极层和第二栅极层，通过刻蚀去除部分宽度的第一栅极层，在第二栅极层的底部的剩余的第一栅极层两侧形成开口，即使得剩余的第一栅极层的宽度小于第二栅极层的宽度，因而在以栅电极为掩膜，对栅电极底部的半导体衬底进行有角度的第二离子注入时，由于栅电极底部区域的宽度(对应剩余的第一栅极层的宽度)会小于栅电极上部区域的宽度，使得栅电极不会对向栅电极底部入射的离子束产生阻碍或影响，入射到半导体衬底之前的离子束的入射角度和位置、以及离子束中离子的浓度不会产生变化或者变化很小，因而入射到半导体衬底中形成的袋状注入区的位置精度较高和离子浓度分布也较均匀，在形成浅掺杂区后，有效的防止了短沟道效应的产生。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图1～图7为本发明实施例晶体管的形成过程的剖面结构示意图。参考图1，提供半导体衬底200，在所述半导体衬底上形成栅介质材料层202；在所述栅介质材料层202上形成第一栅极材料层203；在所述第一栅极材料层203上形成第二栅极材料层204。所述半导体衬底200为硅衬底、硅锗衬底、绝缘体上硅衬底其中的一种，在其他实施例中，所述半导体衬底表面还可以形成有外延层，所述半导体衬底表面还可以原位掺杂有杂质离子。本领域的技术人员可以根据待形成的半导体结构选择所述半导体衬底的类型，因此所述半导体衬底的类型不应过分限制本发明的保护范围。所述半导体衬底200内还形成有浅沟槽隔离结构201，所述浅沟槽隔离结构位于相邻的器件之间，用于电隔离相邻的器件。所述浅沟槽隔离结构的具体形成工艺为本领域技术人员的公知技术，在此不再赘述。所述栅介质材料层202后续用于形成晶体管的栅介质层。所述栅介质材料层的材料可以为氧化硅或高K介质材料，或者其他合适的材料。高K介质层材料可以为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO中的一种或几种。所述栅介质材料层202可以为单层或多层(≥2层)堆叠结构。本实施例中，所述栅介质层材料层202为双层堆叠结构，包括位于半导体衬底200上的氧化硅层和位于氧化硅层表面上的高K介质材料层。所述第一栅极材料层203后续用于形成栅电极的第一栅极层，所述第二栅极材料层204后续用于形成栅电极的第二栅极层。本实施例中，所述第一栅极材料层203的材料与第二栅极材料层204的材料不相同。参考图2，依次刻蚀所述第二栅极材料层、第一栅极材料层和栅介质材料层，在所述半导体衬底200上形成栅介质层205和位于栅介质层205上的栅电极，所述栅电极包括位于栅介质层205上的第一栅极层206和位于第一栅极层206上的第二栅极层207，所述第一栅极层206的材料与第二栅极层207的材料不相同。所述第一栅极层206的材料与第二栅极层207的材料不相同，后续沿第一栅极层206的侧壁刻蚀去除部分宽度的第一栅极层时，使得第一栅极层206材料相对于第二栅极层207材料具有高的刻蚀选择比，使得在第二栅极层207的底部的剩余的第一栅极层两侧形成开口的位置和宽度的精度较高。在一实施例中，所述第一栅极层206的材料为金属或金属化合物，所述第二栅极层207的材料为多晶硅。在另一实施例中，所述第一栅极层206的材料为多晶硅，所述第二栅极层207的材料为金属或金属化合物。所述金属可以为W、Al、Cu、Ti、Ag、Au、Pt或Ni中的一种或几种，所述金属化合物可以为TiN、TaN、TiAl、TaC、TaSiN或TiAlN中的一种或几种。本实施例中，所述第一栅极层206的材料为TiN，所述第二栅极层207的材料为W。研究发现，第一栅极层206作为有效沟道的控制层，其厚度过大会导致后续刻蚀时横向的刻蚀时间过长而对底部的栅介质层和上部的第二栅极层产生不利的刻蚀影响，使得最终形成的晶体管会产生局部电场过大等可靠性的问题；而第一栅极层的厚度过小则会影响沉积第一栅极层时带来的厚度不均匀性和高电阻等问题。另外，第一栅极层206宽度过大则降低了本发明技术所要达到的在现有光刻技术条件下实现降低有效沟道宽度并有效控制短沟道效应的技术效果。因而，在一实施例中，所述第一栅极层206的厚度为10～40nm，第二栅极层207的厚度为20～80nm，第一栅极层206和第二栅极层207的宽度为25～100nm。参考图3，沿第一栅极层206的侧壁刻蚀去除部分宽度的第一栅极层，在第二栅极层207的底部的剩余的第一栅极层两侧形成开口208。沿第一栅极层的侧壁刻蚀去除部分宽度的第一栅极层的工艺为各向同性的湿法刻蚀工艺。第一栅极层的材料为金属或金属化合物时，湿法刻蚀工艺采用的刻蚀溶液为硝酸或氢氧化铵溶液。第一栅极层的材料为多晶硅时，湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液或氢氧化钾溶液。在一实施例中，所述第一栅极层206被去除的宽度为第一栅极层总宽度的1/2～3/4，以形成合适的开口宽度，有利于后续第二离子注入的进行，并且对栅电极的电学性能影响较小。参考图4，形成开口208后，以栅电极为掩膜，进行第一离子注入21，在栅电极两侧的半导体衬底200中形成浅掺杂区209。在一实施例中，所述第一离子注入21注入的杂质离子为N型的杂质离子，第一离子注入注入的能量为2KeV～4KeV，剂量为4e14～2e15atom/cm3。在另一实施例中，所述第一离子注入21注入的杂质离子为P型的杂质离子，第一离子注入的能量为1KeV～3KeV，剂量为2e14～1e15atom/cm3。参考图5，形成开口208后，以栅电极为掩膜，进行有角度的第二离子注入22，在栅电极底部的半导体衬底200中形成袋状注入区210，袋状注入区210的掺杂类型与浅掺杂区209的掺杂类型相反。在进行第二离子注入时，由于开口208的存在(栅电极底部区域的宽度(对应剩余的第一栅极层的宽度)会小于栅电极上部区域的宽度)，使得栅电极不会对向栅电极底部入射的离子束产生阻碍或影响，入射到半导体衬底之前的离子束的入射角度和位置、以及离子束中离子的浓度不会产生变化或者变化很小，因而入射到半导体衬底中形成的袋状注入区的位置精度较高和离子浓度分布也较均匀，在形成浅掺杂区后，有效的防止了浅掺杂区注入离子向沟道区的横向扩散，更好的防止了短沟道效应的产生。在一实施例中，当所述第一离子注入注入的杂质离子为N型的杂质离子时，所述第二离子注入注入的杂质离子为P型的杂质离子，所述第二离子注入注入的能量为6KeV～26KeV，剂量为2e13～5e13atom/cm3，注入角度为25～45度。在另一实施例中，当所述第一离子注入注入的杂质离子为P型的杂质离子时，所述第二离子注入注入的能量为15KeV～55KeV，剂量为2e13～5e13atom/cm3，注入角度为25～45度。参考图7，形成袋状注入区210后，还包括：在栅电极的侧壁表面上形成侧墙211，所述侧墙211填充开口；在形成侧墙211后，进行第三离子注入，在栅电极两侧的半导体衬底200中形成深掺杂区212，所述深掺杂区212的深度大于浅掺杂区209的深度，深掺杂区212的掺杂类型与浅掺杂区209的掺杂类型相同。所述侧墙211的形成过程为：形成覆盖所述半导体衬底200表面以及栅电极表面的侧墙材料层，无掩膜刻蚀所述侧墙材料层，在所述栅电极的侧壁表面上形成侧墙。在一实施例中，在栅电极的侧壁表面上形成侧墙，所述侧墙封闭开口，形成空气隙，空气隙的存在能进一步减小浅掺杂区与深掺杂区与栅电极之间的寄生电容。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。