半导体器件的制作方法

技术领域

本发明涉及包括氧化物半导体的半导体器件及其制造方法。

在本说明书中，半导体器件一般地指可通过利用半导体特性起作用的任何器件：电光器件、半导体电路以及被包括在半导体器件类别中的电子器件。

背景技术：

近年来，使用在衬底上形成半导体薄层(具有约数纳米到数百纳米的厚度)而制造具有绝缘表面的薄膜晶体管(TFT)的技术吸引了人们的注意力。薄膜晶体管已经被应用于广泛的电子器件，诸如IC或电光器件，且急切地被发展特别作为图像显示器件中的开关元件。各种金属氧化物被用于广泛的应用中。氧化铟是已知材料，且被用作液晶显示器等所必须的透明电极材料。

一些金属氧化物表现出半导体特性。作为展现半导体特性的金属氧化物的示例，可给出氧化钨、氧化锡、氧化铟、和氧化锌等，且已经已知了其中每一个使用这样展现半导体特性的金属氧化物形成沟道形成区的薄膜晶体管(见专利文献1到5以及非专利文献1)。

进一步，不仅是单组分氧化物，还有多组分氧化物也被称为金属氧化物。例如，具有同系列的InGaO3(ZnO)m(m:自然数)被称为包括In、Ga和Zn的多组分氧化物半导体(见非专利文献2到4)。

进一步，已经确认了包括这样的In-Ga-Zn-O基氧化物的氧化物半导体被应用于薄膜晶体管的沟道层(见专利文献6和非专利文献5和6)。

[参考文献]

[专利文献]

专利文献1：日本已公开专利申请No.S60-198861

专利文献2：日本已公开专利申请No.H08-264794

专利文献3：PCT申请的日本翻译No.H11-505377

专利文献4：日本已公开专利申请No.2000-150900

专利文献5：日本已公开专利申请No.2007-123861

专利文献6：日本已公开专利申请No.2004-103957

[非专利文献]

非专利文献1：M.W.Prins、K.O.Grosse-Holz、G.Muller、J.F.M.Cillessen、J.B.Giesbers、R.P.Weening、和R.M.Wolf，“A ferroelectric transparent thin-film transistor(铁电透明薄膜晶体管)”，Appl.Phys.Lett.，1996年6月17日，68卷，3650-3652页

非专利文献2：M.Nakamura,N.Kimizuka和T.Mohri，“The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃(在1350℃的In2O3-Ga2ZnO4-ZnO系统中的相位关系)”，J.Solid State Chem.,1991,93卷，298-315页

非专利文献3：N.Kimizuka,M.Isobe和M.Nakamura，“Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m＝3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO)m(m＝7,8,9,and 16)in the In2O3-ZnGa2O4-ZnO System(In2O3-ZnGa2O4-ZnO系统中的同系列化合物、In2O3(ZnO)m(m＝3、4、和5)、InGaO3(ZnO)3、以及Ga2O3(ZnO)m(m＝7、8、9、和16)的合成与单晶数据)”，J.Solid State Chem.,1995,116卷,170-178页

非专利文献4：M.Nakamura,N.Kimizuka,T.Mohri和M.Isobe，“Syntheses and crystal structures of new homologous compounds,indium iron zinc oxides(InFeO3(ZnO)m)(m:natural number)and related compounds(新的同系列复合物，包括氧化锌(InFeO3(ZnO)m)(m:自然数)和相关复合物的合成与晶体结构)”，KOTAI BUTSURI(SOLID STATE PHYSICS),1993,28卷，第5期，317-327页

非专利文献5：K.Nomura,H.Ohta,K.Ueda,T.Kamiya,M.Hirano和H.Hosono，“Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor(从单晶透明氧化物半导体中制造的薄膜晶体管)”，SCIENCE,2003,300卷，1269-1272页

非专利文献6：K.Nomura,H.Ohta,K.Ueda,T.Kamiya,M.Hirano和H.Hosono，“Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors(使用非晶氧化物半导体的对透明柔性薄膜晶体管的室温制造)”，NATURE,2004,432卷,488-492页

技术实现要素：

本发明的目的是制造并提供包括具有稳定电子特性的薄膜晶体管的高度可靠的半导体器件。

在制造包括薄膜晶体管(其中包括沟道形成区的半导体层是氧化物半导体层)在内的半导体器件的方法中，在氧气气氛中执行减少诸如湿气之类的杂质来改进氧化物半导体层的纯度的热处理(用于脱水或脱氢的热处理)。另外，不仅减少氧化物半导体层中诸如湿气之类的杂质，还减少了栅绝缘层中已经存在的那些杂质，且减少了诸如在氧化物半导体层与被设置在与氧化物半导体层接触的上面和下面的膜之间界面中存在的湿气之类的杂质。进一步，热处理可氧化氧化物半导体层。

为了减少诸如湿气之类的杂质，在被形成之后，氧化物半导体层在氧气气氛中经受热处理，这样减少了氧化物半导体层中存在的湿气，且氧化物半导体层被氧化。在高于或等于200℃且低于应变点的温度处执行热处理，优选地高于或等于400℃且低于或等于700℃。在热处理之后，优选的是该氧化物半导体层在该/一个氧气气氛或氮气或稀有气体(诸如氦或氩)的惰性气体气氛中缓慢地冷却。

在本说明书中，氧气气氛是指含有氧原子的气体的气氛，一般是指氧气、臭氧或氧化氮(诸如一氧化氮、二氧化氮、一氧化二氮、三氧化二氮、四氧化二氮或者五氧化二氮)气氛。氧气气氛可包括氮气或稀有气体(诸如氦或氩)的惰性气体；在这个情况下，惰性气体的量小于包含氧原子的气体的量。

在本说明书中，氧气气氛中的热处理，通过该热处理将氧化物半导体层氧化并在其上执行脱水或脱氢，被称为用于脱水或脱氢的热处理。在本说明书中，脱氢并不是仅指通过该热处理以H2形式消除，且为方便起见，脱水或脱氢还指消除包括H、OH的分子。

通过在氧气气氛中的热处理，减少了氧化物半导体层中已经存在的诸如湿气之类的杂质且氧化了氧化物半导体层，这导致薄膜晶体管可靠性的改善。进一步，可通过形成氧化物绝缘层来与氧化物半导体层接触而改进薄膜晶体管的可靠性。

被形成为与氧化物半导体层(在氧气气氛中对其执行热处理)接触的氧化物绝缘层，使用无机绝缘层而形成，无机绝缘层阻隔了诸如湿气、氢离子和OH^-之类的杂质的进入。作为氧化物绝缘层的典型示例，其中有氧化硅层、氮氧化硅层和其叠层。

在氧化物半导体层(在氧气气氛中对其执行热处理)上形成用作保护层的氧化物绝缘层并与氧化物半导体层接触之后，可执行进一步的热处理。在氧化物半导体层上形成用作保护层的氧化物绝缘层并与氧化物半导体层接触之后的热处理可减少薄膜晶体管的电特性的变化。

通过以上结构，可解决以上问题中的至少一个问题。

本发明的一个实施例是用于制造半导体器件的方法，如下：在具有绝缘表面的衬底上形成的栅电极层；在栅电极层之上形成栅绝缘层；在所述栅绝缘层上形成氧化物半导体层；在氧气气氛中脱水或脱氢氧化物半导体层；在经脱水或脱氢的氧化物半导体层上形成源极和漏极电极层；以及在所述栅极绝缘层、所述氧化物半导体层和所述源极和漏极电极层上形成与所述氧化物半导体层的部分相接触的氧化物绝缘层。

本发明的另一个实施例是用于制造半导体器件的方法，如下：在具有绝缘表面的衬底上形成的栅电极层；在栅电极层之上形成栅绝缘层；在所述栅绝缘层上形成氧化物半导体层；在氧气气氛中加热氧化物半导体层；在经脱水或脱氢的氧化物半导体层上形成源极和漏极电极层；以及在所述栅极绝缘层、所述氧化物半导体层和所述源极和漏极电极层上形成与所述氧化物半导体层的部分相接触的氧化物绝缘层。优选的是在温度大于或等于200℃的氧气气氛中加热所述氧化物半导体层，以及在高于或等于室温并低于100℃的范围内缓慢地冷却。

本说明书中所用的氧化物半导体形成用InMO3(ZnO)m(m>0)表达的薄膜、以及制造了使用该薄膜作为半导体层的薄膜晶体管。注意，M表示从Ga、Fe、Ni、Mn以及Co中选择的一种金属元素或多种金属元素。例如，M可表示Ga；或M可表示上述除了Ga之外的另一种金属元素，例如Ga和Ni、或者Ga和Fe。进一步，除了所包含的为M的金属元素之外，上述氧化物半导体可包含Fe或Ni、另一种过渡金属元素、或者过渡金属的氧化物作为杂质元素。在本说明书中，在组合式被表达为InMO3(ZnO)m(m＞0)的氧化物半导体中，包括至少Ga作为M的组合式的氧化物半导体优选为In-Ga-Zn-O基氧化物半导体，且In-Ga-Zn-O基氧化物半导体的薄膜优选为In-Ga-Zn-O基的非单晶层。

作为施加到氧化物半导体层的氧化物半导体，除了上述之外，还可施加下述氧化物半导体中的任意项：In-Sn-Zn-O基氧化物半导体；In-Al-Zn-O基氧化物半导体；Sn-Ga-Zn-O基氧化物半导体；Al-Ga-Zn-O基氧化物半导体；Sn-Al-Zn-O基氧化物半导体；In-Zn-O基氧化物半导体；Sn-Zn-O基氧化物半导体；Al-Zn-O基氧化物半导体；In-O基氧化物半导体；Sn-O基氧化物半导体；以及Zn-O基氧化物半导体。氧化硅可被包括在氧化物半导体层中。氧化物半导体包括抑制该氧化物半导体层晶化的氧化硅(SiOX(X>0))，藉此可抑制由于热处理引起的氧化物半导体层的晶化。优选的是该氧化物半导体层处于非晶状态；然而，氧化物半导体层可能部分地被晶化。

优选的是该氧化物半导体层是含有In的氧化物半导体，更优选的是含有In和Ga的氧化物半导体。为了获得I型(本征)氧化物半导体层，脱水或脱氢是有效的。

因为薄膜晶体管容易被静电等损坏，优选的是在与用于栅线或源线的衬底相同的衬底上提供用于保护驱动器电路的保护电路。优选的是该保护电路用包括氧化物半导体的非线性元件形成。

栅极绝缘层和氧化物半导体层可被连续处理(该处理还可被称为连续处理、原位处理或连续成膜)而不暴露给空气。不暴露给空气的连续处理可能在栅极绝缘层和氧化物半导体层之间获得每一个界面，其不会被大气成分或诸如湿气或碳氢化合物之类的空气中漂浮的杂质元素所污染；相应地，可减少薄膜晶体管的特性变化。

注意，本说明书中的术语“连续处理”意味着从通过等离子体CVD方法或溅射方法的第一处理步骤到通过等离子体CVD方法或溅射方法的第二处理步骤的一系列步骤，其中要处理衬底的所放置的气氛不会被诸如空气之类的污染气氛所污染，且被保持控制为真空或惰性气体气氛(氮气气氛或稀有气体气氛)。该连续处理实现成膜，同时防止湿气等在衬底被清洁之后附着在衬底上。

在同一室中执行从第一处理步骤到第二处理步骤的一系列步骤在此说明书的连续处理的定义的范围内。

此外，以下情况也在此说明书的连续处理的定义的范围内：在不同室中执行从第一处理步骤到第二处理步骤的一系列步骤的情况下，在第一处理步骤之后在不暴露给空气的情况下将衬底转移到另一室中，然后经受第二处理。

在第一处理步骤和第二处理步骤之间有衬底转移步骤、对齐步骤、缓慢冷却步骤、加热或冷却衬底以使衬底的温度适于第二处理步骤的步骤、等等的情况也在本说明书的连续处理的定义的范围内。

然而，在第一处理步骤和第二处理步骤之间提供诸如清洁步骤、湿法蚀刻、或抗蚀剂形成之类的使用了液体的步骤的情况不在此说明书的连续处理的定义的范围内。

根据本发明，可制造具有合适的电特性的薄膜晶体管。根据本发明，可制造含有具有较好电特性的高度可靠的薄膜晶体管的半导体器件。

附图说明

在附图中：

图1A-1D是根据本发明一实施例的半导体器件的制造过程的截面图；

图2A和2B示出根据本发明的一个实施例的半导体器件；

图3是电炉的截面图；

图4A-4D是根据本发明一实施例的半导体器件的制造过程的截面图；

图5A和5B示出根据本发明的一个实施例的半导体器件；

图6A-6D是根据本发明一实施例的半导体器件的制造过程的截面图；

图7A-7C是根据本发明一实施例的半导体器件的制造过程的截面图；

图8示出根据本发明的一个实施例的半导体器件；

图9A1和9A2示出根据本发明的一个实施例的半导体器件，且图9B1和9B2示出根据本发明一个实施例的半导体器件；

图10A到10D示出根据本发明的一个实施例的半导体器件的制造方法；

图11示出根据本发明的一个实施例的半导体器件；

图12示出根据本发明的一个实施例的半导体器件；

图13A到13C示出根据本发明的一个实施例的半导体器件；

图14A和14B各自示出根据本发明的一个实施例的半导体器件；

图15示出根据本发明的一个实施例的半导体器件；

图16A和16B各自示出显示设备的框图；

图17A和17B示出信号线驱动器电路的结构；

图18A到18C是示出移位电阻的结构的电路图；

图19A和19B示出移位电阻的操作；

图20A1、20A2和20B各自示出根据本发明的一个实施例的半导体器件；

图21示出根据本发明的一个实施例的半导体器件；

图22示出根据本发明的一个实施例的半导体器件；

图23示出根据本发明的一个实施例的半导体器件的像素的等效电路；

图24A到24C每一个示出根据本发明的一个实施例的半导体器件；

图25A和25B示出根据本发明的一个实施例的半导体器件；

图26是示出电子书阅读器的示例的外部视图；

图27A和27B分别是电视设备的示例和数码相框的示例的外部视图；

图28A和28B是示出娱乐机的示例的外部视图；

图29A和29B分别是示出便携计算机的示例和移动电话的示例的外部视图；

图30A和30B示出氧分子与氧化物半导体层的表面交互的模拟结果；

图31示出用于计算的氧化物半导体层的结构；

图32是示出氧化物半导体层氧密度的测量结果的图表；以及

图33A到33C示出氧与氧化物半导体层的表面的交互。

具体实施方式

在下文中，将参考附图详细描述本发明的实施例和示例。要注意的是本发明不限于以下描述，而且本领域技术人员容易理解，此处公开的模式和细节可以各种方式修改，而不背离本发明的范围和精神。因此，本发明不限于诸实施例和示例的以下描述。

[实施例1]

将参照图1A到1D以及图2A和2B描述半导体器件和用于制造半导体器件的方法。

图2A是半导体器件中包括的薄膜晶体管470的平面图，而图2B是沿图2A的线C1-C2的截面图。薄膜晶体管470是底栅薄膜晶体管且，在具有绝缘表面的衬底400之上，包括栅极电极层401、栅极绝缘层402、氧化物半导体层403和源极及漏极电极层405a和405b。此外，提供了氧化物绝缘层407以覆盖薄膜晶体管470并与氧化物半导体层403接触。

对于氧化物半导体层403，至少在该氧化物半导体层形成之后，在氧气气氛中执行减少诸如湿气之类的杂质的热处理(用于脱水或脱氢的热处理)。氧化物半导体层403在经受了热处理之后被用作为薄膜晶体管的沟道形成区，这样可改进薄膜晶体管的可靠性。

进一步，在消除了诸如湿气(H2O)之类的杂质且氧化物半导体层在氧气气氛中通过热处理(用于脱水或脱氢的热处理)被氧化之后，优选的是在该/一个氧气气氛或在惰性气体气氛执行缓慢的冷却。进一步，优选的是在用于脱水或脱氢的热处理和缓慢冷却之后，执行要与氧化物半导体层接触的氧化物绝缘层的形成，等。以此方式，可改进薄膜晶体管470的可靠性。

优选的是，不仅在氧化物半导体层403中减少诸如湿气之类的杂质，还在栅极绝缘层402，和在氧化物半导体层与被设置在403上/下并与之接触的层之间的界面(即，栅极绝缘层402和氧化物半导体层403之间的界面、以及氧化物绝缘层407和氧化物半导体层403之间的界面)中减少该杂质。

注意，使用从铝、钛、锰、镁、锆、铍和钍中选择出来的一个或多个形成与氧化物半导体层403相接触的源极和漏极电极层405a和405b。可堆叠包括上述元素的任意组合的合金膜或多个合金膜。

使用具有半导体特性的氧化金属而形成含有沟道形成区的氧化物半导体层403；一般，使用In-Ga-Zn-O-基的非单晶层。

图1A至1D是图2A和2B中示出的薄膜晶体管470的制造过程的截面图。

在图1A中，将栅电极层401设置在具有绝缘表面的衬底400上。

尽管对于衬底400上没有具体的限制，有必要该衬底具有高至足以抵抗之后执行的热处理的耐热性。作为衬底400，可使用钡硼硅玻璃衬底、铝硼硅玻璃衬底等。

进一步，在将具有高透光性质的衬底用作衬底400的情况下，优选的是在稍后执行的热处理的温度很高的情况下使用具有高于或等于730℃的应变点的衬底。进一步，作为衬底100的材料，例如，可使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或溴硼硅酸盐玻璃之类的玻璃材料。通过含有相比硼酸更大量的氧化钡(BaO)，玻璃变得耐热且更实用。因此，优选的是使用含有BaO和B2O3的玻璃衬底以使BaO的量大于的B2O3的量。

可使用由绝缘体构成的衬底，诸如陶瓷衬底、石英衬底或者蓝宝石衬底，用作衬底400。可选地，可使用结晶化玻璃等。

可在衬底400与栅电极层401之间设置用作基底层的绝缘层。该基底膜有防止杂质元素从衬底400扩散的功能，而且可使用氮化硅层膜、氧化硅层、氮氧化硅层以及氧氮化硅层中的一种或多种将该基底膜形成为具有单层或叠层结构。

可使用诸如钼、钛、铬、钽、钨、铝、铜、钕、钪之类的金属材料或包括这些材料中的任一种作为其主要组分的任何合金材料来将栅电极层401形成为单层或叠层。

例如，作为栅电极层401的两层的叠层结构，以下结构是优选的：钼层堆叠在铝层之上的两层结构，钼层堆叠在铜层之上的两层结构，氮化钛层或氮化钽层堆叠在铜层之上的两层结构，以及氮化钛层和钼层堆叠的两层结构。作为三层结构的叠层结构，优选的是使用叠层钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、以及氮化钛层或钛层。

接着，在栅电极层401之上形成栅绝缘层402。

栅绝缘层402可通过等离子CVD法、溅射法等使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层和/或氧化钽层形成为单个层或叠层。例如，可通过使用含有硅烷(SiH4)、氧气和氮气的沉积气体由等离子CVD法形成氮氧化硅层。

接着，在所述栅绝缘层402上形成氧化物半导体层。

要注意的是，在通过溅射方法形成氧化物半导体膜之前，优选地执行其中引入氩气并产生等离子体的反溅射，从而去除栅绝缘层402的表面上的灰尘。反溅射是一种方法，其中使用RF电源将电压在氩气气氛中施加到衬底、而非靶侧，并在衬底邻近产生等离子来修改衬底表面。注意除了氩气，还可使用氦气等。

通过使用采用In-Ga-Zn基的氧化物半导体靶的溅射方法来形成氧化物半导体薄膜。通过使用In-Ga-Zn基的氧化物半导体靶的溅射方法来形成氧化物半导体层。在稀有气体(一般是氩气)气氛、氧气气氛或者含有稀有气体(一般是氩气)和氧气的气氛中执行溅射方法。

可在不暴露给空气的情况下连续地形成栅绝缘层402和氧化物半导体层。不暴露给空气的连续成膜可能在叠层之间获得每一个界面，其不会被大气成分或诸如湿气或碳氢化合物之类的空气中漂浮的杂质元素所污染；相应地，可减少薄膜晶体管的特性变化。

通过光刻处理将氧化物半导体层处理为岛状，藉此形成氧化物半导体层430(见图1A)。

接着，优选的是接下来在氧气气氛中在氧化物半导体层上执行热处理，然后在氧气气氛或惰性气体气氛中执行缓慢冷却。在上述气氛中在氧化物半导体层430上执行的热处理可减少诸如水分和湿气等氧化物半导体层430中存在的杂质，并氧化氧化物半导体层430，以获得氧化物半导体层431(见图1B)。氧化物半导体层430可被晶化为微晶层或多晶层，这取决于热处理的条件或氧化物半导体层的材料。

氧气气氛是指含有氧原子的气体的气氛，一般是指氧气、臭氧或氧化氮(诸如一氧化氮、二氧化氮、一氧化二氮、三氧化二氮、四氧化二氮或者五氧化二氮)气氛。氧气气氛可包括氮气或稀有气体(诸如氦或氩)的惰性气体；在这个情况下，惰性气体的量小于包含氧原子的气体的量。

优选的是在热处理中氧气气氛不包括湿气、水分等。可选地，优选的是引入热处理装置的氧气的纯度是6N(99.9999％)或更高、更优选为7N(99.99999％)或更高(即，杂质的浓度是1ppm或更低、更优选的是0.1ppm或更低)。

可通过使用电炉的加热方法或者诸如使用加热气体的气体快速热退火(GRTA)方法或使用灯光的灯光快速热退火(LRTA)方法之类的瞬时加热方法来执行热处理。

此处，作为在氧化物半导体层430上的热处理的一个方式，参考图3来描述使用电炉601的加热方法。

图3是电炉601的示意图。在室602外设置加热器603并用于加热室602。在室602中设置有其上安装了衬底604的基座605，且衬底604被载入室602或载出室602。进一步，室602设置有供气装置606和排气装置607。供气装置606将气体引入室602。排气装置607排空室602。注意，电炉601的温度上升特性优选地设置在高于或等于0.1℃/min(分钟)且低于或等于20℃/min。此外，电炉601的温度下降特性优选地设置在高于或等于0.1℃/min(分钟)且低于或等于15℃/min。

供气装置606包括气体供应源611、压力调节阀612、精炼炉613、质量流控制器614、和停止阀615。在这个实施例中，在气体供应源611和室602之间提供有精炼炉613。有了精炼炉613，可移除从气体供应源611引入室602的气体中诸如湿气或水分之类的杂质，这样可抑制诸如湿气和水分之类的杂质进入室602。

在这个实施例中，从气体供应源611引入含有氧原子的气体到室602，这样室中的气氛称为氧气气氛，且在室602中将衬底604上形成的氧化物半导体层430加热到高于或等于200℃且低于应变点的温度，优选地是高于或等于00℃且低于700℃。以此方式，可执行氧化物半导体层430的脱水或脱氢。

根据这个实施例，氧化物半导体层430通过氧气气氛中的用于脱水或脱氢的热处理而形成为较少缺陷的i型，因为氧化物半导体层430的表面可被氧化且氧气被结合到诸如湿气和水分之类的杂质自此分开的缺陷或部分处。相应地，通过使用经脱水或脱氢的氧化物半导体层430作为沟道形成区，可改进将要形成的薄膜晶体管的可靠性。

设置热处理条件，以使水的两个峰值中的至少一个(其出现在300℃附近的峰值)，即使当在被脱水或脱之后在氧化物半导体层上执行TDS(热解吸能谱学)测量达450℃时也不被检测到。因此，即使在含有经脱水或脱氢的氧化物半导体层的薄膜晶体管上执行TDS测量达450℃时，也检测不到在300℃附近出现的水的峰值。

接着，优选的是关闭加热器，加热装置的室602被保持在该/一个氧气气氛或惰性气体气氛中，且执行缓慢冷却。例如，在热处理之后，可从热处理的温度执行缓慢冷却到高于或等于室温并低于100℃。因此，可改进将要形成的薄膜晶体管的可靠性。

在冷却步骤中，对于氧化物半导体层430的脱水或脱氢，温度可从加热温度T下降到低得足以防止水进入的温度，具体地是低于加热温度T达100℃或更多的温度。

加热装置的室602中的衬底604可被冷却至低于300℃的温度，且，然后，在高于或等于室温并低于100℃的温度，可将衬底604转移到氧气气氛或惰性气体气氛中；相应地，可减少衬底604的冷却时间段。

当加热装置具有多个室时，可在不同室中执行热处理或冷却处理。一般，在被加热到高于或等于200℃且低于衬底的应变点的温度、优选地高于或等于400℃并低于或等于700℃的第一室中，在氧气气氛中加热衬底上形成的氧化物半导体层430。接着，将在其上执行了上述热处理的衬底，通过氧气气氛或惰性气体气氛中的转移室，转移到其温度高于或等于室内并低于100℃的第二室，并经受在氧气气氛或惰性气体气氛中的冷却处理。通过上述处理，可改进吞吐量。

在被处理为岛状氧化物半导体层之前，氧化物半导体层可在氧气气氛中经受热处理。在这个情况下，在氧气气氛或惰性气体气氛中对氧化物半导体层进行热处理之后，执行缓慢冷却至高于或等于室温且低于100℃的过程，将衬底取出加热装置之外，并在衬底上执行光刻处理。

在氧气气氛中的热处理之后，氧化物半导体层431优选地处于非晶状态，不过可部分地被晶化。

接着，在栅绝缘层402和氧化物半导体层431上形成导电层。

作为导电层材料的示例，有如下：从Al,Cr,Ta,Ti,Mo和W中选出的元素；含有上述任何元素中的任一种作为其组分的合金；含有上述元素的任意组合的合金层；等。

在形成导电层之后执行热处理的情况下，优选的是导电层具有足以忍受这个热处理的耐热性。由于铝(Al)具有诸如较低耐热性和易于腐蚀之类的缺点，将Al与耐热的导电材料组合使用。作为与Al组合使用的具有耐热性的导电材料，可使用以下材料中的任一种：从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)以及钪(Sc)中选择的元素；包括上述元素中的任一种作为组分的合金；包括上述元素的任意的组合的合金层；以及包括上述元素中的任意作为组分的氮化物。

在形成氧化物半导体层403和源和漏电极层405a和405b(见图1C)的蚀刻步骤中，蚀刻氧化物半导体层431和导电层。注意只蚀刻了氧化物半导体层431的一部分，所以氧化物半导体层403具有凹槽(凹部)。

形成氧化物绝缘层407以与氧化物半导体层403相接触。氧化物绝缘层407可具有大于或等于1nm的厚度，且可由尽可能使诸如湿气或水分之类的杂质不进入氧化绝缘层407的方法(诸如CVD方法或溅射方法)来形成。在这个实施例中，使用溅射方法来形成氧化物绝缘层407。优选的是，使用含有尽可能少的湿气、氢离子、OH^-等并阻塞其从外界进入的无机绝缘层来形成氧化物绝缘层407(其被形成为与经脱水或脱氢的氧化物半导体层相接触)；具体地，可使用氧化硅层或氮氧化硅层的单层、或者其叠层。

在这个实施例中，可形成具有300nm厚度的氧化硅层作为氧化物绝缘层407。成膜时的衬底温度可被设置为高于或等于室温且低于或等于300℃，而在该实施例中为100℃。可在如下的气氛中执行通过溅射方法形成氧化物绝缘层407：稀有气体(一般是氩气)、氧气、或者稀有气体(一般是氩气)和氧气的混合物。可将氧化硅靶或硅靶作为其靶。例如，可通过在氧气和氮气的气氛中使用硅靶的溅射方法形成氧化硅膜。

通过溅射方法、PCVD方法等来形成氧化物绝缘层407来与经脱水或脱氢的氧化物半导体层430相接触；以此方式，可制造高度可靠的薄膜晶体管470(见图1D)。

优选的是，在通过上述在氧气气氛中用于脱水或脱氢的热处理减少了氧化物半导体层中含有的诸如H2O、H、或OH之类的杂质之后，执行缓慢冷却。进一步，可在缓慢冷却之后，执行与氧化物半导体层接触的氧化物绝缘层的形成，等；相应地，可改进薄膜晶体管470的可靠性。

进一步，在形成氧化物绝缘层407之后，薄膜晶体管470可在氧气气氛或惰性气体气氛中经受热处理(优选地在高于或等于150℃且低于350℃的温度处)。例如，在氮气气氛下、在250℃下执行一小时的热处理。通过热处理，在与氧化物绝缘层407接触的同时加热氧化物半导体层403；相应地，可减少薄膜晶体管470的电特性的变化。对于这个热处理没有什么特别的限制(优选地在高于或等于150℃且低于350℃的温度处)，只要在氧化物绝缘层407形成之后执行即可。通过将热处理也在另一个步骤(诸如在树脂层形成过程中的热处理或者用于减少透明导电层的电阻的热处理)中执行，可在不增加步骤数量的情况下执行热处理。

[实施例2]

将参照图4A到4D以及图5A和5B描述半导体器件和用于制造半导体器件的方法。可将实施例1应用于相同部分(多个)、或者具有与实施例1相类似功能(多个)的相同部分(多个)或步骤(多个)，且不再重复其中的描述。

图5A是半导体器件中所包括的薄膜晶体管460的平面图，而图5B是沿图5A的线D1-D2的截面图。薄膜晶体管460是底栅薄膜晶体管且，在具有绝缘表面的衬底450之上，包括栅极电极层451、栅极绝缘层452、源极及漏极电极层455a和455b、以及氧化物半导体层453。此外，提供了氧化物绝缘层457以覆盖薄膜晶体管460并与氧化物半导体层453接触。

在薄膜晶体管460中，在包括薄膜晶体管460的整个区域中存在栅绝缘层452，而栅电极层451被设置在栅绝缘层452与具有绝缘表面的衬底450之间。源极及漏极电极层455a和455b被设置在栅绝缘层425之上。进一步，氧化物半导体层453被设置在栅绝缘层452和源和漏电极层455a和455b之上。虽然未示出，但除源和漏电极层455a和455b之外，在栅绝缘层452之上还设置了引线层，且该引线层延伸而超过氧化物半导体层453的外围部分。

氧化物半导体层453，至少在该氧化物半导体层形成之后，在氧气气氛中经受减少诸如湿气之类的杂质的热处理(用于脱氧或脱氢的热处理)。相应地，可改进薄膜晶体管的可靠性。

在通过用于脱水或脱氢的热处理减少了诸如湿气(H2O)之类的杂质之后，优选的是在该/一个氧气气氛或惰性气体气氛中缓慢地冷却该氧化物半导体层。优选的是在用于脱水或脱氢的热处理和缓慢冷却之后，执行要与氧化物半导体层接触的氧化物绝缘层的形成，等；相应地，可改进薄膜晶体管460的可靠性。

然后，可以与实施例1中描述的源和漏电极层405a和405b的形成相类似的方式来形成与氧化物半导体层453相接触的源和漏电极层455a和455b。

图4A至4D是示出制造薄膜晶体管460的过程的截面图。

将栅电极层451设置在具有绝缘表面的衬底450上。可在衬底450与栅电极层451之间设置用作基底层的绝缘层。该基底层有防止杂质元素从衬底450扩散的功能，而且可使用氮化硅层、氧化硅层、氧氮化硅层以及氮氧化硅层中的一种或多种将该基底层形成为具有单层或层叠结构。可用在实施例1中描述的形成栅电极层401的类似方式来形成栅电极层451。

在栅电极层451之上形成栅绝缘层452。

可用在实施例1中描述的形成栅绝缘层402的类似方式来形成栅绝缘层452。

在栅绝缘层452上形成导电层，并通过光刻处理将其处理为岛状源和漏电极455a和455b(见图4A)。

可用与实施例1中描述的源和漏电极层405a和405b的形成类似的方式来形成源和漏电极层455a和455b。

接着，在栅绝缘层452和源或漏电极层455a和455b上形成氧化物半导体膜，并通过光刻处理将该氧化物半导体膜处理为岛状氧化物半导体层483(第一氧化物半导体层)(见图4B)。

氧化物半导体层483用作沟道形成区，因此按照类似于实施例1中描述的氧化物半导体层的形成的方式来形成。

在通过溅射方法形成氧化物半导体层483之前，优选的是执行其中引入氩气并产生等离子体的反溅射，从而去除栅绝缘层452的表面上的灰尘。

在氧化物半导体层483上执行用于脱水或脱氢的热处理之后，优选的是在该/一个氧气气氛或惰性气体气氛中缓慢地冷却该氧化物半导体层。作为用于脱水或脱氢的热处理，在氧气气氛中执行在高于或等于200℃并低于衬底的应变点的温度处的热处理，优选的是高于或等于400℃并低于或等于700℃。通过上述过程，可形成经脱水或脱氢的氧化物半导体层483(第二氧化物半导体层)(见图4C)。

优选的是在用于脱水或脱氢的热处理中，氧气气氛不包括湿气、水分等。可选地，优选的是引入热处理装置的含有氧气原子、氮气或诸如氦气、氖气或氩气之类的稀有气体的气体的纯度是6N(99.9999％)或更高、更优选为7N(99.99999％)或更高(即，杂质的浓度是1ppm或更低、更优选的是0.1ppm或更低)。

在被处理为岛状氧化物半导体层之前，氧化物半导体层可在氧气气氛中经受热处理。在这个情况下，在氧气气氛中对氧化物半导体层进行热处理之后，优选的是执行缓慢冷却至高于或等于室温且低于100℃的过程。然后，将衬底取出加热装置之外，并在衬底上执行光刻处理。

在氧气气氛中的热处理之后，氧化物半导体层453优选地处于非晶状态，不过可部分地被晶化。

接着，可通过溅射方法或PCVD方法来形成氧化物绝缘层457来与氧化物半导体层403相接触。在这个实施例中，可形成具有300nm厚度的氧化硅层作为氧化物绝缘层457。成膜时的衬底温度可能被设置为高于或等于室温且低于或等于300℃，而在该实施例中为100℃。形成是氧化硅层的氧化物绝缘层457来与经脱水或脱氢的氧化物半导体层453相接触。在制造半导体器件的过程中，执行在氧气气氛中的用于脱水或脱氢的热处理、在该/一个氧气气氛或惰性气体气氛中的缓慢冷却、氧化物绝缘层的形成、等；以此方式，可制造薄膜晶体管460(见图4D)。

进一步，在形成是氧化硅层的氧化物绝缘层457之后，薄膜晶体管460可在氧气气氛或惰性气体气氛中经受热处理(优选地在高于或等于150℃且低于350℃的温度下)。例如，在氮气气氛下、在250℃下执行一小时的热处理。通过热处理，在与氧化物绝缘层453接触的同时加热氧化物半导体层457；相应地，可减少薄膜晶体管460的电特性的变化。对于这个热处理没有什么特别的限制(优选地在高于或等于150℃且低于350℃的温度处)，只要在氧化物绝缘层457形成之后执行即可。通过将热处理也在另一个步骤(诸如在树脂层形成过程中的热处理或者用于减少透明导电层的电阻的热处理)中执行，可在不增加步骤数量的情况下执行热处理。

合适时，实施例2可与实施例1组合。

[实施例3]

将参考图6A到6D、图7A到7C、8、以及9A1、9A2、9B1和9B2而描述用于制造包括薄膜晶体管的半导体器件的过程。

在图6A中，作为具有透光性质的衬底100，合适时，可使用实施例1中描述的衬底100。

接着，在衬底100的表面上整体地形成导电层，然后执行第一光刻处理来形成抗蚀剂掩模。然后，通过蚀刻去除不必要的部分，因此形成引线和电极(栅极引线包括栅电极层101、电容器引线108以及第一端子121)。此时，执行蚀刻以至少使栅电极层101的至少端部分楔化。

包括栅电极层101、电容器引线108以及在端子部分的第一端子121的栅极引线每一个使用实施例1中描述的栅电极层401的材料形成。用于形成栅电极层101的具有耐热性的导电材料，使用下述任意：从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)以及钪(Sc)中选择的元素；包括这些元素中的任一种作为组分的合金层；包括这些元素的任意的组合的合金；或者包括这些元素中的任一种作为组分的氮化物。

接着，在栅电极层101的整个表面之上形成栅绝缘层102。可用在实施例1中描述的形成栅绝缘层402的类似方式来形成栅绝缘层102。栅绝缘层102的厚度是50nm到250nm。

例如，通过溅射方法将作为栅绝缘层402的硅氧化物层形成为具有100nm的厚度。

接着，在栅绝缘层102上形成氧化物半导体层(In-Ga-Zn-O基非单晶层)。在栅绝缘层102形成之后，在不暴露给空气的情况下沉积In-Ga-Zn-O基非单晶膜是有效的，因为灰尘和湿气未附着到栅绝缘层与半导体层之间的界面。在这个实施例中，在含有氧气、氩气或氧气与氩气组合的气氛中、在靶为含有In、Ga和Zn(In-Ga-Zn-O-基氧化物半导体靶(In2O3:Ga2O3:ZnO＝1:1:1))的8英寸直径的氧化物半导体靶、衬底和靶之间的距离是170mm、压力是0.4Pa且直流(DC)电源是0.5kW的情况下，形成氧化物半导体层，优选的是使用脉冲直流(DC)电源，这样可减少灰尘并使厚度分布均匀。In-Ga-Zn-O基非单晶膜被形成为具有5nm到200nm厚度。作为氧化物半导体层，通过使用In-Ga-Zn-O基的氧化物半导体靶的溅射方法形成具有50nm厚度的In-Ga-Zn-O基非单晶膜。

溅射方法的示例包括高频功率源用作溅射功率源的RF溅射方法、使用DC电源的DC溅射方法、以及使用DC电源以脉冲方式施加偏置的脉冲DC溅射方法。在形成绝缘层的情况下主要使用RF溅射方法，在形成金属层的情况下主要使用DC溅射方法。

可使用其中可设置不同材料的多个靶的多源溅射装置。利用该多源溅射装置，可在同一室中沉积以层叠不同材料层，或可在同一室中通过放电同时沉积多种材料。

可使用室中设置有磁铁系统且用于磁控管溅射方法的溅射装置，或者在不使用辉光放电的情况下使用微波产生等离子体的用于ECR溅射方法的溅射装置。

此外，作为使用溅射方法的沉积方法，还存在靶物质和溅射气体组分在沉积期间相互化学反应以形成它们的化合物薄层的反应溅射方法，以及在沉积期间也对衬底施加电压的偏置溅射方法。

接着，执行第二光刻处理来形成抗蚀剂掩模，且蚀刻氧化物半导体层。例如，通过使用磷酸、乙酸、和硝酸的混合溶液的湿法蚀刻来移除其中的不需要的部分，这样形成了氧化物半导体层133(图6A)。此处的蚀刻不限于湿法蚀刻；也可以执行干法蚀刻。

作为用于干法蚀刻的蚀刻气体，优选地使用含氯的气体(诸如氯气(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)或四氯化碳(CCl4)之类的氯基气体)。

可选地，可使用下述中的任意：含氟气体(诸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)或三氟甲烷(CHF3)之类的氟基气体)、溴化氢(HBr)、氧气(O2)、添加了诸如氦气(He)或氩气(Ar)之类的稀有气体的这些气体中的任一种；等。

作为干法蚀刻方法，可使用平行板RIE(反应离子蚀刻)方法或ICP(感应耦合等离子体)蚀刻方法。为了将层蚀刻成期望形状，合适时，可调节蚀刻条件(施加给线圈状电极的电功率量、施加给衬底面上的电极的电功率量、衬底面上的电极温度等)。

作为用于湿法蚀刻的蚀刻剂，可使用通过混合磷酸、乙酸、和硝酸而获得的溶液。可使用ITO07N(由KANTO化学公司(KANTO CHEMICAL CO.,INC.)生产)。

进一步，在湿法蚀刻之后，通过清洁将蚀刻剂与被蚀刻下来的材料一起移除。可提纯包括蚀刻剂和蚀刻掉的材料的废液，从而重复使用该材料。在蚀刻之后从废水中收集并重复使用氧化物半导体层中包含的诸如铟之类的材料能有效地使用资源并降低成本。

根据材料适当地调节蚀刻条件(诸如蚀刻剂、蚀刻时间段以及温度)，从而可将该材料蚀刻成合适的形状。

接着，在氧化物半导体层133上执行用于脱水或脱氢的热处理之后。优选的是在热处理之后，在该/一个氧气气氛或惰性气体气氛中缓慢地冷却该氧化物半导体层133。

在高于或等于200℃且低于该衬底的应变点的温度处执行热处理，优选地高于或等于400℃且低于或等于700℃。例如，在氧气气氛中在450℃热处理达一小时，这样获得氧化物半导体层134(见图6B)。

接着，通过溅射方法或真空蒸发方法使用金属材料在氧化物半导体层134上形成导电层132(见图6C)。

作为导电层132的材料，合适时可使用与实施例1中描述的源和漏电极层405a和405b的材料相同的材料。

在形成导电层132之后执行热处理的情况下，优选的是导电层具有高至足以耐受这个热处理的耐热性。

接着，执行第三光刻处理来形成抗蚀剂掩模，从而通过蚀刻来去除其中不需要的部分，这样形成了源和漏电极层105a和105b、以及第二端子122(见图6D)。这时使用湿法蚀刻或干法蚀刻作为蚀刻方法。例如，当使用铝层或铝合金层作为导电层132时，可执行使用磷酸、醋酸以及硝酸的混合溶液的湿法蚀刻。可选地，可使用氨双氧水混合物(双氧水：氨：水＝5:2:2)来湿法蚀刻导电层132以形成源和漏电极层105a和105b。在这个蚀刻步骤中，部分地蚀刻氧化物半导体层134的被暴露的区域，从而获得了氧化物半导体层103。因此，源和漏电极层10a和105b之间的氧化物半导体层103的区域具有较小的厚度。在图6D中，通过干法蚀刻在某时(at a time)执行用于形成源和漏电极105a和105b以及氧化物半导体层103的蚀刻；相应地，源和漏电极105a的端部以及源和漏电极105b的端部与氧化物半导体层103的端部对齐是连续的。

在这个第三光刻步骤中，由与源或漏电极层105a和105b相同的材料制成的第二端子122保留在端子部分中。第二端子122电连接至源引线(包括源或漏电极层105a和105b)。

通过使用利用多色调掩模形成的具有多个厚度(通常两种厚度)的多个区域的抗蚀剂掩模，则可减少抗蚀剂掩模的数量，从而导致工艺简化和成本降低。

接着，移除抗蚀剂掩模来形成氧化物绝缘层107以覆盖栅绝缘层102、氧化物半导体层103、以及源和漏电极层105a和105b。使用通过PCVD方法形成的氮氧化硅层作为氧化物绝缘层407。氧化物绝缘层107成膜时的衬底温度可被设置为高于或等于室温且低于或等于300℃，而在该实施例中为100℃。作为氧化物绝缘层107的氮氧化硅层被设置为与源和漏电极层105a和105b之间的氧化物半导体层103的被暴露的区域相接触；相应地，可制造高度可靠的薄膜晶体管(见图7A)。

接着，可在形成氧化物绝缘层107后进行热处理。可在氧气气氛或氮气其气氛中，在高于或等于150℃且低于350℃的温度处执行热处理。通过热处理，在与氧化物绝缘层107接触的同时加热氧化物半导体层103；相应地，可改进薄膜晶体管的电特性并减少其电特性的变化。对于这个热处理没有什么特别的限制(优选地在高于或等于150℃且低于350℃的温度处)，只要在氧化物绝缘层407形成之后执行即可。通过将热处理也在另一个步骤(诸如在树脂层形成过程中的热处理或者用于减少透明导电层的电阻的热处理)中执行，可在不增加步骤数量的情况下执行热处理。

通过上述过程，可制造薄膜晶体管170。

接着，执行第四光刻步骤来形成抗蚀剂掩模。氧化物绝缘层107和栅绝缘层102被蚀刻来形成到达源或漏电极层105b的接触孔125。此外，在同一蚀刻步骤中还形成到达第二端子122的接触孔127和到达第一端子121的接触孔126。图7B是此阶段的截面图。

接着，去除抗蚀剂掩模，并且形成透明导电层。使用由氧化铟(In2O3)、氧化铟－氧化锡合金(In2O3-SnO2，简称为ITO)等通过溅射方法、真空蒸发方法等形成透明导电层。使用盐酸基溶液蚀刻这样的材料。然而，因为在蚀刻ITO时尤其容易产生残留物，所以可使用氧化铟－氧化锌合金(In2O3-ZnO)来改善蚀刻可加工性。在透明导电层上执行用于减少电阻的热处理的情况下，热处理还可作为用于改进薄膜晶体管的电特性和其电特性变化的热处理。

接着，执行第五光刻步骤来形成抗蚀剂掩模。然后，通过蚀刻移除不需要的部分，这样形成了像素电极层110。

在第五光刻步骤中，用电容器引线108与像素电极层110形成存储电容器，其中电容器部分中的栅绝缘层102和氧化物绝缘层107被作为电介质。

另外，在这个第五光刻步骤中，第一端子121和第二端子122用抗蚀剂掩模覆盖，藉此透明导电层128和129被留在端子部分中。透明导电层128和129每一个用作与FPC连接的电极或引线。在第一端子121上形成的透明导电层128是用作栅引线的输入端子的连接端子电极。在第一端子122上形成的透明导电层129是用作源引线的输入端子的连接端子电极。

然后，去除抗蚀剂掩模，而图7C是此阶段的截面图。此阶段的平面图对应于图8。

图9A1和9A2分别是此阶段的栅引线端子部分的截面图和平面图。图9A1是沿图9A2的线E1-E2的截面图。在图9A1中，在氧化物绝缘层154上形成的透明导电层155是起输入端子作用的连接端子电极。此外，在图9A1的端子部分中，由与栅引线相同的材料形成的第一端子151和由与源引线相同的材料形成的连接电极层153彼此交迭且它们之间插入有栅绝缘层152，且通过透明导电层155彼此电连接。注意，图7C中所示的透明导电层128和第一端子121彼此接触的部分对应于图9A1中透明导电层155与第一端子151彼此接触的部分。

图9B1和9B2分别是不同于图7C中所示栅引线端子部分的源引线端子部分的截面图和平面图。图9B1的截面图是沿图9B2的线F1-F2所截取的。在图9B1中，在氧化物绝缘层154上形成的透明导电层155是起输入端子作用的连接端子电极。进一步，在图9B1中，在端子部分中，使用与栅引线的材料相同的材料形成的电极156位于电连接至源引线的第二端子150下方且与其交迭，其中栅绝缘层102插入在电极156与第二端子150之间。电极层156与第二端子150未电连接，而且如果电极层156的电势被设置成不同于第二端子150的电势，诸如浮置、GND或0V，则可形成用来防止噪声或静电的电容器。第二端子150电连接至透明导电层155，其之间具有氧化物绝缘层154。

根据像素密度设置多个栅引线、源引线以及电容器引线。进一步，在端子部分中，还分别安排了与栅引线相同电势的第一端子、与源引线相同电势的第二端子、与电容器引线相同电势的第三端子等。每一种端子的数量可被设置为任何数字；每种端子的数量可被合适地确定。

通过这五个光刻步骤，可使用五个光掩模完成存储电容器和包括底栅n沟道薄膜晶体管的薄膜晶体管170的像素薄膜晶体管部分。通过将薄膜晶体管和存储电容器设置在像素部分的每一个像素(其中像素被设置为矩阵)中，可获得用于制造有源矩阵显示设备的衬底之一。为简便起见，在此说明书中将这样的衬底称为有源矩阵衬底。

在制造有源矩阵液晶显示装置的情况下，有源矩阵衬底和设置有对电极的对衬底被相互接合，液晶层插入在它们之间。注意，在有源矩阵衬底上设置有电连接至对衬底上的对电极的公共电极，而且在端子部分中设置有电连接至公共电极的第四端子。设置第四端子从而公共电极被设置为诸如GND或0V之类的固定电势。

可选地，像素电极可与和像素相邻的像素栅引线交迭，其之间设有氧化物绝缘层和栅绝缘层，这样可形成没有电容器引线的存储电容器。

在有源矩阵液晶显示设备中，驱动排列成矩阵的像素电极以在屏幕上显示出显示图案。具体地，在所选的像素电极和对应于像素电极的对电极之间施加电压来对设置在像素电极和对电极之间的液晶层执行光调制，这样可将这个光调制识别为显示图案。

在显示运动图像时，液晶显示设备存在问题，因为液晶分子的长响应时间引起运动图像的拖影或模糊。为改善液晶显示设备的运动图像特性，有称为黑插入的驱动方法，其中每隔一个帧周期在整个屏幕上显示黑色。

此外，还有称为双倍帧速率驱动的驱动方法，其中将垂直周期率增加到1.5倍或更多，优选地为两倍或更多来改进运动图像特性。

进一步，为改善液晶显示设备的运动图像特性，有一种驱动方法，其中使用多个LED(发光二极管)或多个EL光源来形成作为背光的表面光源、而且在一个帧周期中独立地驱动该表面光源的各个光源间歇发光。作为该表面光源，可使用三种或更多种类型的LED和/或可使用发射白光的LED。因为能独立地控制多个LED，所以可使LED的发光时序与液晶层光调制的时序同步。根据此驱动方法，可使部分LED截止；从而，可获得降低功耗的效果，尤其是显示具有大部分为黑的图像的情况下。

通过使用这些驱动方法中的任意，相比于常规液晶显示设备的显示特性，可改善液晶显示设备的诸如运动图像特性之类的显示特性。

本说明书中公开的n沟道晶体管包括氧化物半导体层，其被用作沟道形成区且具有良好的动态特性；因此，其可组合上述驱动方法中的任意。

当制造发光显示器件时，有机发光元件的一个电极(也称为阴极)被设置为诸如GND或0V之类的低电源电势；因此，端子部分设置有用于将该阴极设置为诸如GND或0V之类的低电源电势的第四端子。还有当制造发光显示器件时，除源引线和栅引线之外，还设置了电源线。相应地，端子部分设置有电连接至该电源线的第五端子。

进一步，在制造发光显示器件时，可使用有机树脂层设置划分件在有机发光元件之间。在这样情况下，有机树脂层经受热处理；因此，热处理还可用作用于改进薄膜晶体管的电特性并减少其电特性变化的热处理。

将氧化物半导体用于薄膜晶体管导致制造成本减少。具体地，用于脱水或脱氢的热处理减少了诸如湿气之类的杂质并改进了氧化物半导体层的纯度。因此，在没有使用其中降低了成膜室中的露点的特殊溅射装置或高纯度氧化物半导体靶的情况下，可提供具有更好的电特性的包括了高度可靠的薄膜晶体管的半导体器件。

通过氧气气氛中氧化物半导体层的热处理，可稳定薄膜晶体管的电特性且可防止其中截止电流的增加。相应地，可提供包括具有更好的电特性的高度可靠的薄膜晶体管的半导体器件。

可与此处描述的任何其他实施例以合适的组合来实现实施例3。

[实施例4]

实施例4中描述的是其中部分地不同于实施例1的制造过程的示例。在实施例4中，在图10A到10D中示出其中在形成源和漏电极层405a和405b之后执行用于脱水或脱氢的热处理的实施例。在图10A到10D中，与图1A到1D中的参考标号相同的参考标号表示与图1A到1D中相同的部分。

与实施例1类似，在具有绝缘表面的衬底400上形成栅电极层401、栅绝缘层402和氧化物半导体层430(见图10A)。

在氧化物半导体层430上形成源和漏电极层405a和405b，且蚀刻了氧化物半导体层430的一部分，这样形成了氧化物半导体层441(见图10B)。

接着，优选的是在氧气气氛中在氧化物半导体层441和源和漏电极层405a和405b上执行热处理和缓慢冷却。这个热处理在氧化物半导体层441上执行脱水和脱氢处理，这样形成氧化物半导体层403(见图10C)。作为源和漏电极层405a和405b的材料，优选的是使用具有耐这个热处理的耐热性的材料，诸如钨或钼。

接着，在热处理后不暴露给空气的情况下，可通过溅射方法或PCVD方法来形成氧化物绝缘层407来与氧化物半导体层403相接触。可通过溅射方法或PCVD方法来形成氧化物绝缘层407来与经脱水或经脱氢的氧化物半导体层403相接触。以此方式，可制造薄膜晶体管470(见图10D)。

优选的是，在通过上述用于脱水或脱氢的热处理减少了氧化物半导体层中含有的诸如H2O、H、或OH之类的杂质之后，执行缓慢冷却。在此之后，可执行与氧化物半导体层接触的氧化物绝缘层的形成等；相应地，可改进薄膜晶体管470的可靠性。

进一步，在形成氧化物绝缘层407之后，薄膜晶体管470可在氧气气氛或氮气气氛中经受热处理(优选地在高于或等于150℃且低于350℃的温度处)。例如，在氮气气氛下、在250℃下执行一小时的热处理。通过热处理，在与氧化物绝缘层407接触的同时加热氧化物半导体层403；相应地，可减少薄膜晶体管470的电特性的变化。

合适时，实施例4可与实施例1组合。

[实施例5]

将参考图11而描述半导体器件和用于制造该半导体器件的方法。可将实施例1应用于相同部分(多个)、或者具有与实施例1相类似功能(多个)的相同部分(多个)或步骤(多个)，且不再重复其中的描述。

图11中所示的薄膜晶体管471是一示例，其中导电层409被设置为覆盖栅电极层401和氧化物半导体层403的沟道区域，氧化物绝缘层407介于它们之间。

图11是包括在半导体器件中的薄膜晶体管471的截面图。薄膜晶体管471是底栅薄膜晶体管且，在具有绝缘表面的衬底400之上，包括栅电极层401、栅绝缘层402、氧化物半导体层403和源和漏电极层405a和405b、氧化物绝缘层407和导电层409。在氧化物绝缘层407上设置了导电层409以覆盖栅电极层401。

可使用与栅电极层401或者源和漏电极层405a和405b一样的材料和/或方法来形成导电层409。在其中设置了像素电极层的情况下，可使用与像素电极层一样的材料和/或方法来形成导电层409。在这个实施例中，可将钛层、铝层和钛层的叠层用作导电层409。

导电层409的电势可与栅电极层401的电势一样或不同，且导电层409可用作栅电极层。导电层409可处于浮动状态。

此外，通过提供导电层409来覆盖氧化物半导体层403，在用于检查晶体管可靠性的偏置温度压力测试(下文中称为BT测试)，可控制BT测试前后薄膜晶体管471的阈值电压。具体地，可在下列条件下在BT测试中降低阈值电压的该变量：设置衬底温度为150℃且将要施加到栅极的电压为20V。

合适时，实施例5可与实施例1组合。

[实施例6]

将参考图12而描述半导体器件和用于制造该半导体器件的方法。可将实施例1应用于相同部分(多个)、或者具有与实施例1相类似功能(多个)的相同部分(多个)或步骤(多个)，且不再重复其中的描述。

图12中所示的薄膜晶体管472是一示例，导电层417设置为覆盖栅电极层401和氧化物半导体层403的沟道区域，氧化物绝缘层407介于它们之间。

图12是包括在半导体器件中的薄膜晶体管472的截面图。薄膜晶体管472是底栅薄膜晶体管且，在具有绝缘表面的衬底400之上，包括栅电极层401、栅绝缘层402、氧化物半导体层403、源和漏区404a和404b、源和漏电极层405a和405b、氧化物绝缘层407、绝缘层410和导电层419。在氧化物绝缘层407上设置了导电层409，404b形成在氧化物半导体层上。优选的是在源和漏区404a和404b形成之前及之后，在氧气气氛中执行热处理并在该/一个氧气气氛或惰性气体气氛中执行缓慢冷却。

在这个实施例中，源和漏区404a和404b每一个是使用Zn-O-基多晶层或Zn基多晶层来形成的，且在不同于氧化物半导体层403的形成的成膜条件下形成，且每一个具有较低电阻。进一步，在这个实施例中，源和漏区404a和404b处于多晶状态或微晶状态，且氧化物半导体层403也处于多晶状态或微晶状态。可用热处理将氧化物半导体层403晶化至多晶状态或微晶状态。

在这个实施例中，用作平面化层的绝缘层410叠层在氧化物绝缘层407上，且在氧化物绝缘层407和绝缘层410中形成到达源或漏电极层405b的开口。形成导电层来覆盖在氧化物绝缘层407和绝缘层410中形成的开口，并该导电层蚀刻为预定形状，这样形成了导电层419和像素电极层411。以此方式，在形成像素电极层411的步骤中，使用与相应这些像素电极层411一样的材料和方法来形成导电层419。在这个实施例中，含有氧化硅的氧化铟锡合金(含有氧化硅的In-Sn-O-基氧化物)被用于形成像素电极层411和导电层419。

可使用与栅电极层401或者源和漏电极层405a和405b一样的材料和/或方法来形成导电层419。

导电层419的电势可与栅电极层401的电势相同或不同。导电层419可用作第二栅电极层导电层419可处于浮动状态。

此外，通过将导电层419设置为覆盖氧化物半导体层403，可控制薄膜晶体管的阈值电压。

合适时，实施例6可与实施例1组合。

[实施例7]

在实施例7中，将使用图13A到13C而描述沟道阻塞薄膜晶体管1430。图13C是薄膜晶体管的俯视图的示例，对应于图13B的沿虚线Z1-Z2的截面图。实施例7中所描述的是在薄膜晶体管1430的氧化物半导体层中不含有镓的示例。

在图13A中，在衬底1400上设置栅电极层1401。接着，在栅电极层1401上形成栅绝缘层1402，在栅绝缘层1402上形成氧化物半导体层。

在这个实施例中，通过溅射方法使用Sn-Zn-O-基氧化物半导体来形成氧化物半导体层。不使用镓作为氧化物半导体层，从而没有使用昂贵的靶，这导致了成本降低。

在氧化物半导体层膜沉积自后或者在图案化氧化物半导体层之后，优选的是在氧气气氛中执行用于脱水或脱氢的热处理、然后在该/一个氧气气氛或惰性气体气氛中执行缓慢冷却。作为用于脱水或脱氢的热处理，在高于或等于200℃并低于衬底的应变点的温度处，优选的是高于或等于400℃并低于或等于700℃。在氧化物半导体层上执行氧气气氛中的热处理，藉此形成氧化物半导体层1403(见图13A)。在这个实施例中，氧化物半导体层1403处于微晶状态或多晶状态。

接着，沟道保护层1418被设置于氧化物半导体层1403上并与其相接触。沟道保护层1418可防止在之后执行的形成源和漏区1406a和1406b的步骤中的损坏(诸如由于等离子体或蚀刻中的蚀刻剂所引起膜厚度的减少)。因此，可改进薄膜晶体管1430的可靠性。

可在不暴露给空气的情况下，在脱水或脱氢之后连续地形成沟道保护层1418；在这样的情况下，可获得没有被大气成分或空气中悬浮的杂质元素(诸如湿气、碳氢化合物等)所污染的在叠层之间的每一个界面，这样可减少薄膜晶体管的特性变化。

作为氧化物绝缘层的沟道保护层1418可通过溅射方法、PCVD方法等来形成，从而与经脱水或脱氢的氧化物半导体层1403相接触，这样可制造出包括该经脱水或脱氢的氧化物半导体层1403作为沟道形成区的薄膜晶体管。

可使用含有氧的无机材料(如，氧化硅、氮氧化硅或氧氮化硅)来形成沟道保护层1418。作为其制造方法，可使用诸如等离子CVD方的或热CVD方法、或溅射之类的气相生长方法。沟道保护层1418经受蚀刻被处理为预定形状。在这个实施例中，以这样的方式形成沟道保护层1418：通过溅射方法形成氧化硅层并使通过使用光刻形成的掩模的蚀刻而被处理。

接着，在沟道保护层1418和氧化物半导体层1403上形成源和漏区1406a和1406b。在这个实施例中，使用Zn-O-基的微晶层或Zn-O-基的多晶层形成源和漏区1406a和1406b，其在不同于氧化物半导体层1403的沉积条件的沉积条件下形成，且是具有较低电阻的氧化物半导体层。可选地，可使用含有氮的Al-Zn-O-基的非单晶层，也就是，Al-Zn-O-N-基的非单晶层(也被称为AZON层)来形成源和漏区1406a和1406b。

接着，分别在源区1406a和漏区1406b上形成源电极层1405a和漏电极层1405b。以此方式，制造了薄膜晶体管1430(见图13B)。可以与制造源区1406a和漏区1406b的方式类似的方式来形成源电极层1405a和漏电极层1405b。

通过在氧化物半导体层1403和源和漏电极层1405a和1405b之间提供源和漏区1406a和1406b，可在氧化物半导体层1403和源和漏电极层1405a和1405b之间形成良好的接触，导致比肖特基结中更高的热稳定性。另外，减少了源和漏区1406a和1406b的电阻，这样即使具有较高的漏极电压也可保持较高的迁移率。

源和漏区1406a和1406b并不是必须提供的。

进一步，在形成沟道保护层1418之后，薄膜晶体管1430在氧气气氛或惰性气体气氛中经受热处理(优选地在高于或等于150℃且低于350℃的温度处)。例如，在氮气气氛中、在250℃下执行一小时的热处理。通过热处理，在与沟道保护层1418接触的同时加热氧化物半导体层1403；相应地，可减少薄膜晶体管1470的电特性的变化。对于这个热处理没有什么特别的限制(优选地在高于或等于150℃且低于350℃的温度处)，只要在沟道保护层1418形成之后执行即可。可在不增加步骤数量的情况下执行热处理，通过将热处理也在另一个步骤中执行，诸如在树脂层形成过程中的热处理或者用于减少透明导电层的电阻的热处理。

可与此处描述的任何其他实施例以合适的组合来实现实施例7。

[实施例8]

将参考图14A和14B而描述半导体器件和用于制造该半导体器件的方法。可将实施例7应用于相同部分(多个)、或者具有与实施例7相类似功能(多个)的相同部分(多个)或步骤(多个)，且不再重复其中的描述。

图14A中所示的薄膜晶体管1431是一示例，其中导电层1419设置成覆盖栅电极层1401和氧化物半导体层1403的沟道区，并且沟道保护层1418和绝缘层1407夹在它们之间。

图14A是包括在半导体器件中的薄膜晶体管1431的截面图。薄膜晶体管1431是底栅薄膜晶体管且，在具有绝缘表面的衬底1400之上，包括栅电极层1401、栅绝缘层1402、氧化物半导体层1403、源和漏区1406a和1406b、源和漏电极层1405a和1405b、绝缘层407和导电层1419。在绝缘层1407上设置了导电层1409以覆盖栅电极层401。

在这个实施例中，类似于实施例1，在栅绝缘层1402上形成氧化物半导体层。在氧化物半导体层上形成源和漏区1406a和1406b。优选的是在源和漏区1406a和1406b形成之前及之后，在氧气气氛中执行热处理并在该/一个氧气气氛或惰性气体气氛中执行缓慢冷却。

在这个实施例中，在氧化物半导体层1403上形成的源和漏区1406a和1406b每一个是使用Zn-O-基微晶层或Zn-O-基多晶层来形成的，且在不同于氧化物半导体层1403的形成的成膜条件下形成，且每一个具有较低电阻。氧化物半导体层1403具有非晶状态。

可使用与栅电极层1401或者源和漏电极层1405a和1405b一样的材料和/或方法来形成导电层1409。在其中设置了像素电极层的情况下，可使用与像素电极层一样的材料和/或方法来形成导电层1409。在这个实施例中，可将钛层、铝层和钛层的叠层用作导电层1409。

导电层1409的电势可与栅电极层1401的电势一样或不同，且导电层1409可用作栅电极层。导电层1409可处于浮动状态。

此外，通过提供导电层1409来覆盖氧化物半导体层1403，在用于检查晶体管可靠性的偏置温度压力测试(下文中称为BT测试)中，可控制BT测试前后薄膜晶体管1431的阈值电压。

图14B示出与图14A部分地不同的示例。可将图14A的描述应用于相同部分(多个)、或者具有与图14A相类似功能(多个)的相同部分(多个)或步骤(多个)，且不再重复其中的描述。

图14B中所示的薄膜晶体管1432是一示例，其中导电层1409被设置为覆盖栅电极层1401和氧化物半导体层1403的沟道区，其中沟道保护层1418和绝缘层1408介于它们之间。

在这个实施例中，类似于实施例1，在栅绝缘层1402上形成氧化物半导体层。优选的是在氧化物半导体层形成之前及之后，在氧气气氛中执行热处理并在该/一个氧气气氛或惰性气体气氛中执行缓慢冷却。

在图14B中，在用作平面化层的绝缘层1407上叠层绝缘层1408。

在图14B中，没有提供源和漏区，氧化物半导体层1403直接与源和漏电极层1405a和1405b相接触。

还是在图14B中，通过提供导电层1409来覆盖氧化物半导体层1403，在用于检查晶体管可靠性的BT测试中，可控制在BT测试前后的薄膜晶体管1431的阈值电压。

可与此处描述的任何其他实施例以合适的组合来实现实施例8。

[实施例9]

在实施例9中，将参考图15来描述其中与实施例1中描述的部分地不同的结构的示例。可将实施例1应用于相同部分(多个)、或者具有与实施例1相类似功能(多个)的相同部分(多个)或步骤(多个)，且不再重复其中的描述。

在这个实施例中，优选的是在图案化第一氧化物半导体层之后在氧气气氛中执行用于脱水或脱氢的热处理，然后在该/一个氧气气氛或惰性气体气氛中执行缓慢冷却。在上述气氛中在第一氧化物半导体层上执行的热处理可消除存在于氧化物半导体层430中的诸如水分和湿气之类的杂质。

接着，在第一氧化物半导体层上形成用作薄膜晶体管的源和漏区的第二氧化物半导体层，然后形成导电层。

接着，在蚀刻步骤中蚀刻第一氧化物半导体层、第二氧化物半导体层和导电层，来形成氧化物半导体层403、源和漏区404a和404b、以及源和漏电极层405a和405b。注意只蚀刻了氧化物半导体层403的一部分，所以氧化物半导体层403具有凹槽(凹部)。

接着，可通过溅射方法或PCVD方法来形成氧化硅层作为氧化物绝缘层407来与氧化物半导体层403相接触。作为氧化物绝缘层407，其被形成为与经脱水或脱氢的氧化物半导体层相接触，使用含有尽可能少的湿气、氢离子、OH^-等并阻塞其从外界进入的无机绝缘层来形成；具体地，可使用氧化硅层或氮氧化硅层。可将氮化硅层叠层在氧化物绝缘层上。

可通过溅射方法、PCVD方法等来形成氧化物绝缘层407，从而与经脱水或脱氢的氧化物半导体层1403相接触，这样可制造出包括该经脱水或脱氢的氧化物半导体层403作为沟道形成区的薄膜晶体管473(见图15)。

在图15所示结构中，使用下述中的任意来形成源和漏区404a和404b；In-Ga-Zn-O-基非单晶层；Al-Zn-O-基非单晶层；或者含有氮的Al-Zn-O-基非单晶层，即，Al-Zn-O-N-基非单晶层。

源区被设置在氧化物半导体层403和源电极层之间，而漏区被设置在氧化物半导体层403和漏电极层之间。

优选的是，被用作薄膜晶体管473的源和漏区404和404b的第二氧化物半导体层优选地薄于用作沟道形成区的第一氧化物半导体层且相比第一氧化物半导体层具有更高的传导率(导电率)。

此外，用作沟道形成区的第一氧化物半导体层可具有非晶结构，而用作源和漏区的第二氧化物半导体层包括非晶结构中的晶粒(纳米晶体)。用作源区和漏区的第二氧化物半导体层中的晶粒(纳米晶体)具有1nm到10nm、通常约2nm到4nm的直径。

进一步，在形成氧化物绝缘层407之后，薄膜晶体管473可在氧气气氛或氮气气体气氛中经受热处理(优选地在高于或等于150℃且低于350℃的温度处)。例如，在氮气气氛下、在250℃下执行一小时的热处理。通过热处理，在与氧化物绝缘层407接触的同时加热氧化物半导体层403；相应地，可减少薄膜晶体管473的电特性的变化。

可与此处描述的任何其他实施例以合适的组合来实现实施例9。

[实施例10]

在实施例10中，将描述其中驱动器电路的至少一部分以及设置在像素部分中的薄膜晶体管被形成在一个衬底上的示例。

根据实施例1到9中的任一个来形成设置在像素部分中的薄膜晶体管。此外，实施例1到9中的任一个所描述的薄膜晶体管是n沟道TFT，因此在与像素部分中的薄膜晶体管的衬底相同的衬底上形成可包括n沟道TFT的驱动器电路的一部分的驱动器电路。

图16A示出有源矩阵显示设备的框图的示例。在显示设备的衬底5300上，提供了像素部分5301、第一扫描线驱动器电路5302、第二扫描线驱动器电路5303、信号线驱动器电路5304。在像素部分5301中，通过从信号线驱动器电路5304延伸出而设置多个信号线，通过从第一扫描驱动器电路5302和第二扫描线驱动器电路5303延伸出而设置多个扫描线。各自具有显示元件的像素在扫描线和信号线交界处被排列为矩阵。显示设备的衬底5300用诸如柔性印刷电路(FPC)之类的连接部分连接至时序控制电路5305(也被称为控制器或控制IC)。

在图16A中，在与像素部分5301一样的衬底5300上，形成第一扫描线驱动器电路5302、第二扫描线驱动器电路5303以及信号线驱动器电路5304。因此，设置在外部的驱动器电路等组件的数量被降低，这导致成本降低。进一步，与为衬底5300外部提供驱动器电路的情况相比较，由于引线延伸而导致连接部分中引线数量的减少，这导致可靠性的改进或者产量的提高。

作为示例，时序控制器5305将第一扫描线驱动器电路开始信号(GSP1)和第一扫描线驱动器电路时钟信号(GCLK1)提供给第一扫描线驱动器电路5302。进一步，作为示例，时序控制器5305将第二扫描线驱动器电路开始信号(GSP2)(也被称为开始脉冲)和第二扫描线驱动器电路时钟信号(GCLK2)提供给第二扫描线驱动器电路5303。进一步，作为示例，时序控制电路5305将信号线驱动器电路开始信号(SSP)、信号线驱动器电路时钟信号(SCLK)、视频信号数据(DATA)(也被简称为视频信号)和锁存信号(LAT)提供给信号线驱动器电路5304。时钟信号可以是彼此周期不同、或者可与反相时钟信号(CKB)一起被提供的多个时钟信号。可忽略第一扫描线驱动器电路5302和第二扫描线驱动器电路5303中的一个。

图16B示出其中在与像素部分5301一样的衬底5300上形成具有低驱动频率的电路(如，第一扫描线驱动器电路5302和第二扫描线驱动器电路5303)，且在不同于像素部分5301的衬底上形成信号线驱动器虚电路5304。采用这个结构，与使用单晶半导体形成的晶体管相比，可使用具有较低场效应迁移率的薄膜晶体管来在衬底5300上形成驱动器电路。相应地，可实现显示设备尺寸增大、步骤数减少、成本减少、产量提高等。

实施例1到9中的任一个所描述的薄膜晶体管是n沟道TFT。在图17A和17B中，描述了使用n沟道TFT形成的信号线驱动器电路的结构和操作的示例。

信号线驱动器电路包括移位寄存器5601和开关电路5602。开关电路5602包括多个开关5602_1到5602_N(N是自然数)。开关5602_1到5602_N每一个包括薄膜晶体管5603_1到5603_k(k是自然数)。将描述其中薄膜晶体管5603_1到5603_k是n沟道TFT的示例。

将使用开关电路5602_1作为示例来描述信号线驱动器电路的连接关系。薄膜晶体管5603_1到5603_k的第一端子连接至各自引线5604_1到5604_k。薄膜晶体管5603_1到5603_k的第二端子连接至各自信号线S1到Sk。薄膜晶体管5603_1到5603_k的栅极连接至引线5605_1。

移位寄存器5601具有将H电平信号(也被称为H信号或高电源电势电平)顺序地提供给引线5605_1到5605_N从而顺序地选择开关电路5602_1到5602_N的功能。

开关电路5602_1具有控制引线5604_1到5604_k与信号线S1到Sk之间的电连续性的功能(第一端子和第二端子之间的电连续性)，也就是控制是否将引线5604_1到5604_k的电势提供给信号线S1到Sk的功能。以此方式，开关电路5602_1用作选择器。进一步，薄膜晶体管5603_1到5603_k每一个具有控制其各自引线5604_1到5604_k与其各自信号线S1到Sk之间的电连续性的功能，即控制是否将其引线5604_1到5604_k的电势提供给其各自信号线S1到Sk的功能。以此方式，薄膜晶体管5603_1到5603_k每一个用作开关。

注意视频信号数据(DATA)被输入至每一个引线5604_1到5604_k。很多情况下，视频信号数据(DATA)是对应于图像数据或图像信号的模拟信号。

接着，将参考图17B中的时序图描述图17A中所示的信号线驱动器电路的操作。在图17B中，示出信号Sout_1到Sout_N和信号Vdata_1到Vdata_k。信号Sout_1到Sout_N是移位寄存器5601的输出信号的示例，信号Vdata_1到Vdata_k是输入至引线5604_1到5604_k的各自信号的示例。信号驱动器电路的一个操作周期对应于显示设备中的一个门选周期。例如，将一个门选周期分割为周期T1到TN。周期T1到TN是用于将视频信号数据(DATA)写入所选择的行中的像素的周期。

注意，在一些情况下，对于实施例10中的附图中所示的组件，放大了信号波形中的畸变等来为清楚起见而显示。因此，对于组件的比例没有限制。

在周期T1到TN，移位寄存器5601继续地输出H电平信号到引线5605_1到5605_N。例如，在周期T1中，移位寄存器5601将H电平信号输出到引线5605_1。结果，导通了薄膜晶体管5603_1到5603_k，其在引线5604_1到5604_k和信号线S1到Sk之间带来电连续性。在那个时刻，分别将数据Data(S1)到Data(Sk)输入到引线5604_1到5604_k。通过它们各自的薄膜晶体管5603_1到5603_k，将Data(S1)到Data(Sk)写入第一到第k列中所选择的行中的像素中。因此，在周期T1到TN中，视频信号数据(DATA)被每次k列地顺序写入所选择的行中的像素中。

通过如上所述地逐多个列地将视频信号数据(DATA)写入像素中，可减少视频信号数据(DATA)的数量或引线的数量。因此，可减少到外部电路的连接的数量。进一步，通过逐多个列地将视频信号写入像素中，可延长写入时间周期且可防止视频信号写入的不充分。

注意作为移位寄存器5601和开关电路5602，可使用包括实施例1到9的任一个中所描述的薄膜晶体管的电路。在这样的情况下，移位寄存器5601中包含的所有晶体管可以是n沟道晶体管，或者移位寄存器5601中包含的所有晶体管可以是p沟道晶体管。

将参考图18A到18C以及图19A和19B而描述被用于扫描线驱动器电路和/或信号线驱动器电路的部分(多个)的移位寄存器的实施例。

扫描线驱动器电路包括移位寄存器。在一些情况下，扫描线驱动器电路还可包括电平移动器、缓冲器或其他。在该扫描线驱动器电路中，当将时钟信号(CLK)和起动脉冲信号(SP)输入移位寄存器时，产生选择信号。所产生的选择信号被缓冲器缓存和放大，然后被提供给相应的扫描线。一行的像素中的晶体管的栅电极连接至扫描线。为了同时导通一行的像素中的晶体管，使用了可提供大电流的缓冲器。

移位寄存器包括第一到第N个脉冲输出电路10_1到10_N(N是大于3的自然数)(见图18A)。将来自第一引线11的第一时钟信号CK1、来自第二引线12的第二时钟信号CK2、来自第三引线13的第一时钟信号CK3、以及来自第四引线14的第四时钟信号CK4提供给图18A中所示的移位寄存器的第一到第N个脉冲输出电路10_1到10_N。来自第五引线15的起动脉冲SP1(第一起动脉冲)被输入到第一脉冲输出电路10_1。在前一级中来自脉冲输出电路的信号(称为前一级信号OUT(n-1))(n是大于或等于2且小于或等于N的自然数)被输入到第二或更后面的级中的第n个脉冲输出电路。来自在第一脉冲输出电路10_1之后两级的级中的第三脉冲输出电路10_3的信号被输入到第一脉冲输出电路10_1中；即，来自在第n个脉冲输出电路10_n之后两级的级中的第(n+2)脉冲输出电路10_(n+2)的信号(该信号被称为下一级信号OUT(n+2))被输入到第n脉冲输出电路中.将要被输入上一级和/或下一级的脉冲输出电路的第一输出信号(对应于OUT(1)(SR)到OUT(N)(SR)中的一个)和电连接至另一个引线的第二输出信号(对应于OUT(1)到OUT(N)中的一个)等从每一个脉冲输出电路中输出。注意如图18A中所示，下一级信号OUT(n+2)没有被输入到移位寄存器的最后两级；因此，作为示例，可将第二起动脉冲SP2输入至移位寄存器的最后两级的一个中，可将第三起动脉冲SP3输入至该最后两级的另外一个中。

注意，时钟信号(CK)是在H电平和L电平(也被称为L信号或低电源电势电平)之间以恒定循环震荡的信号。第一到第四时钟信号(CK1)到(CK4)相继地被延迟达1/4周期。在这个实施例中，通过使用第一到第四时钟信号(CK1)到(CK4)，执行驱动脉冲输出电路等的控制。注意，取决于时钟信号输入到什么驱动电路，时钟信号也被称为GCK或SCK；然而，此处使用CK作为时钟信号来做描述。

第一到第N脉冲输出电路10_1到10_N的每一个包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26、以及第二输出端子27(见图18B)。第一输入端子21、第二输入端子22、以及第三输入端子23电连接至第一到第四引线11到14中的任意。例如，在图18A中，第一脉冲输出电路10_1的第一输入端子21电连接至第一引线11，第一脉冲输出电路10_1的第二输入端子22电连接至第二引线12、第一脉冲输出电路10_1的第三输入端子23电连接至第三引线13。另外，第二脉冲输出电路10_2的第一输入端子21电连接至第二引线12、第二脉冲输出电路10_2的第二输入端子22电连接至第三引线13、第二脉冲输出电路10_2的第三输入端子23电连接至第四引线14。

在第一脉冲输出电路10_1中，第一时钟信号CK1被输入至第一输入端子21；第二时钟信号CK2被输入至第二输入端子22；第三时钟信号CK3被输入至第三输入端子23；第一起动脉冲SP1被输入至第四输入端子24；下一级信号OUT(3)被输入至第五输入端子25；第一输出信号OUT(1)(SR)从第一输出端子26输出；第二输出信号OUT(1)从第二输出端子27输出。

在第一到第N个脉冲输出电路10_1到10_N的每一个中，如同具有三个端子的薄膜晶体管(TFT)一样，可使用上述实施例中描述的具有四个端子的薄膜晶体管。在本说明书中，在其中在薄膜晶体管中设置有半导体层介于其间的两个栅电极的情况下，位于半导体层之下的一个栅电极也可被称为下(lower)栅电极，且在半导体层之上的另一个栅电极也可被称为上(upper)栅电极。

在使用氧化物半导体用作包括薄膜晶体管的沟道形成区的半导体层的情况中，取决于其制造过程可将阈值电压在负向或正向变化。因此，优选的是在将氧化物半导体用作包含沟道形成区的半导体层的薄膜晶体管中具有可控制其阈值电压的结构。通过控制下栅电极和/或上栅电极的电势(多个)，可将具有四个端子的薄膜晶体管的阈值电压控制为预定值。

接着，将参考图18C而描述作为图18B中所示的脉冲输出电路的特定电路结构的示例。

图18C中所示的脉冲输出电路包括第一到第十三晶体管31到43。信号或电源电势从被提供了第一电源电势VDD的电源线51、被提供了第二电源电势VCC的电源线52、以及被提供了第三电源电势VSS的电源线53而被提供到第一到第十三晶体管31到43。此处，图18C中每一个电源线的电源电势的大小关系如下：第一电源电势VDD高于或等于第二电源电势VCC，且第二电源电势VCC高于或等于第三电源电势VSS。尽管第一到第四时钟信号(CK1)到(CK4)的每一个是在恒定循环在H电平信号和L电平信号之间交替的信号；且当时钟信号处于H电平时电势为VDD，当时钟信号处于L电平时电势为VSS。将电源线51的电势VDD设定为高于电源线52的电势VCC，藉此在不反向地影响操作的情况下减少施加到晶体管栅电极的电势；因此，可减少晶体管阈值的漂移并抑制劣化。优选的是将具有四个端子的薄膜晶体管用作第一晶体管31到第十三晶体管43中的第一晶体管31和第六到第九晶体管36到39。第一晶体管31和第六到第九晶体管36到39是通过其将连接至源和漏电极中的一个电极的节点的电势通过控制信号改变为栅电极，且对于输入每一个的栅电极的控制信号的响应速度的增加(导通电流的急剧上升)可减少脉冲输出电路的故障。因此，通过使用每一个具有四个端子的薄膜晶体管，可控制阈值电压，所以可减少脉冲输出电路的故障。

在图18C中，第一晶体管31的第一端子电连接至电源线51、第一晶体管31的第二端子电连接至第九晶体管39的第一端子，且第一晶体管31的栅电极(下栅电极和上栅电极)电连接至第四输入端子24。第二晶体管32的第一端子电连接至电源线53、第二晶体管32的第二端子电连接至第九晶体管39的第一端子、且第二晶体管32的栅电极电连接至第四晶体管34的栅电极。第三晶体管33的第一端子电连接至第一输入端子21，且第三晶体管33的第二端子电连接至第一输出端子26。第四晶体管34的第一端子电连接至电源线53，且第四晶体管34的第二端子电连接至第一输出端子26。第四晶体管35的第一端子电连接至电源线53、第五晶体管35的第二端子电连接至第二晶体管32的栅电极和第四晶体管34的栅电极，且第五晶体管35的栅电极电连接至第四输入端子24。第六晶体管的第一端子电连接至电源线52，第六晶体管的第二端子电连接至第二晶体管32的栅电极以及第四晶体管的栅电极，且第六晶体管的栅电极(下栅电极和上栅电极)电连接至第五输入端子25。第七晶体管37的第一端子电连接至电源线52、第七晶体管37的第二端子电连接至第八晶体管38的第一端子，且第七晶体管37的栅电极(下栅电极和上栅电极)电连接至第三输入端子23。第八晶体管38的第一端子电连接至第二晶体管32的栅电极以及第四晶体管34的栅电极，且第八晶体管38的栅电极(下栅电极和上栅电极)电连接至第二输入端子22。第九晶体管39的第一端子电连接至第一晶体管31的第二端子和第二晶体管32的第二端子，第九晶体管39的第二端子电连接至第三晶体管33的栅电极和第十晶体管40的栅电极，且第九晶体管39的栅电极(下栅电极和上栅电极)电连接至电源线52。第十晶体管40的第一端子电连接至第一输入端子21，第十晶体管40的第二端子电连接至第二输出端子27，且第十晶体管40的栅电极电连接至第九晶体管39的第二端子。第十一晶体管41的第一端子电连接至电源线53、第十一晶体管41的第二端子电连接至第二输出端子27、且第十一晶体管41的栅电极电连接至第四晶体管34的栅电极。第十二晶体管42的第一端子电连接至电源线53、第十二晶体管42的第二端子电连接至第二输出端子27、且第十二晶体管42的栅电极电连接至第七晶体管37的栅电极(下栅电极和上栅电极)。第十三晶体管43的第一端子电连接至电源线53、第十三晶体管43的第二端子电连接至第一输出端子26、且第十三晶体管43的栅电极电连接至第七晶体管37的栅电极(下栅电极和上栅电极)。

在图18C中，第三晶体管33的栅电极、第十晶体管40的栅电极和第九晶体管39的第二端子的连接点被称为节点A。此外，第二晶体管32的栅电极、第四晶体管34的栅电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子和第十一晶体管41的栅电极的连接点被称为节点B。

在图19A中，示出了当将参考图18C描述的脉冲输出电路应用到第一脉冲输出电路10_1时输入或输出到第一输入端子21到第五输入端子25、第一输出端子26和第二输出端子27/从第一输入端子21到第五输入端子25、第一输出端子26和第二输出端子27输出的信号。

具体地，第一时钟信号CK1被输入至第一输入端子21；第二时钟信号CK2被输入至第二输入端子22；第三时钟信号CK3被输入至第三输入端子23；起动脉冲被输入至第四输入端子24；下一级信号OUT(3)被输入至第五输入端子25；第一输出信号OUT(1)(SR)从第一输出端子26输出；第二输出信号OUT(1)从第二输出端子27输出。

要注意，薄膜晶体管是具有栅极、漏极以及源极的至少三个端子的元件。薄膜晶体管具有其中在与栅极交迭的区域中形成沟道区域且可通过控制栅极电势来控制在漏极和源极之间流过沟道区域的电流的半导体。因此，由于薄膜晶体管的源极与漏极的变换依赖于薄膜晶体管的结构、操作条件等，难以定义哪个是源极还是漏极。因此，用作源极和漏极的区域在某些情况下并不被称为源极和漏极；在这样的情况下，例如，源极和漏极之一可被称为第一端子、而另一个可被成为第二端子。

在图18C和19A中，可提供电容器用于在浮动状态中用节点A执行引导操作。进一步，为了保持节点B的电势，可提供其一个电极电连接至节点B的电容器。

图19B示出含有图19A中所示多个脉冲输出电路的移位寄存器的时序图。在该移位寄存器是扫描线驱动器电路的情况下，图19B中的周期61是垂直回描周期，而周期62是门选周期。

如图19A中所示，其栅极被提供有第二电源电势VCC的第九晶体管39提供了在引导操作之前和之后的下述的优势。

在其中栅极被提供有第二电源电势VCC的第九晶体管39的情况下，当节点A的电势通过引导操作而增加时，作为第一晶体管31的第二端子的源极的电势增加为高于第一电源电势VDD的电平。然后，第一晶体管31的第一端子，被称为电源线51，成为其源极。因此，在第一晶体管31中，施加了较大偏压电压且因此栅极和源极之间、以及栅极和漏极之间施加了极大的应力，这可导致晶体管的变劣。栅极被提供有第二电源电势VCC的第九晶体管39可在节点A的电势通过引导操作被增加的同时防止第一晶体管31的第二端子的电势增加。换言之，通过提供第九晶体管39，可减少第一晶体管31的栅极和源极之间所施加的负向偏压电压。相应地，采用根据这个实施例的电路结构，可减少第一晶体管31的栅极和源极之间所施加的负向偏压电压，所以可抑制第一晶体管31由于应力导致的劣化。

可提供第九晶体管39，从而通过其第一端子和第二端子而连接在第一晶体管31的第二端子和第三晶体管33的栅极之间。在相比扫描线驱动器电路具有更多级的信号线驱动器电路使用了包括实施例中所示的多个脉冲输出电路的移位寄存器情况下，可省略第九晶体管39并可减少晶体管的数量。

当第一晶体管31到第十三晶体管43的半导体层使用氧化物半导体时，可减少每一个薄膜晶体管的截止电流、可增加导通电流和场效应迁移率、且可增加劣化的程度；相应地，可减少电路中的故障。使用氧化物半导体形成的晶体管的劣化(由施加到栅电极的髙电势所引起)程度相比使用非晶硅形成的晶体管的裂化程度而言是小的。因此，即使将第一电源电势VDD施加给施加第二电源电势VCC的电源线时，可执行类似操作，且可减少导致是电路中导线的电源线的数量，这样可使电路小型化。

即使当改变了引线连接以使通过第三输入端子23提供给第七晶体管37的栅电极(下栅电极和上栅电极)的时钟信号以及通过第二输入端子22提供给第八晶体管38的栅电极(下栅电极和上栅电极)的时钟信号是分别通过第二输入端子22提供给第七晶体管37的栅电极(下栅电极和上栅电极)的时钟信号以及通过第三输入端子23提供给第八晶体管38的栅电极(下栅电极和上栅电极)的时钟信号时，可获得类似的操作效果。注意，在图19A所示的移位寄存器中，在第七晶体管37和第八晶体管38都导通之后，关闭第七晶体管37并保持第八晶体管38导通，且然后将第七晶体管37保持关闭并关闭第八晶体管38，节点B的电势降低(这是由第二输入端子22和第三输入端子23的电势降低所导致的)发生两次，这是由于第七晶体管37的栅电极的电势的降低以及第八晶体管38的栅电极的电势的降低。另一方面，在图19A中所示的移位寄存器中，如图18B中所示，在第七晶体管37和第八晶体管38都导通之后，保持第七晶体管37导通并关闭第八晶体管38，且然后关闭第七晶体管37并保持第八晶体管38关闭，节点B的电势的降低频率(这是由第二输入端子22和第三输入端子23的电势降低所导致的)可被减少为一次，发生在第八晶体管38的栅电极的电势下降时。因此，随着通过第三输入端子23提供给第七晶体管37的栅电极(下栅电极和上栅电极)的时钟信号以及通过第二输入端子22提供给第八晶体管38的栅电极(下栅电极和上栅电极)的时钟信号的使用，减少了节点B的电势变化；因此，可减少噪声，这是优选的。

以此方式，在第一输出端子26和第二输出端子27的电势被保持在L电平的周期内，有规律地将H电平信号提供给节点B；相应地，可抑制脉冲输出电路的故障。

可与此处描述的任何其他实施例以合适的组合来实现实施例10。

[实施例11]

制造了薄膜晶体管并将其用于像素部分并进一步用于驱动器电路，这样可制造具有显示功能的半导体器件(也称为显示设备)。进一步，可在与像素部分相同的衬底上形成使用薄膜晶体管的驱动器电路的一部分或全部，这样可获得板上系统。

显示设备包括显示元件。作为该显示元件，可使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在其种类中包括照度受电流或电压控制的元件，具体包括无机电致发光(EL)元件、有机EL元件等。此外，可使用诸如电子墨水之类的对比度受电效应改变的显示介质。

此外，该显示设备包括封装有显示元件的面板和包括安装在面板上的控制器的IC等的模块。显示设备还涉及元件衬底，其对应于显示设备的制造工艺中在完成显示元件之前的一种模式，而且该元件衬底设置有用于向多个像素中的每一个中的显示元件提供电流的装置。具体地，元件衬底可能处于仅在显示元件的像素电极(也被称为像素电极层)被形成之后的状态、在将要成为像素电极的导电层被形成之后且蚀刻该导电层来形成像素电极之前的周期内的状态，或者任何其他状态。

注意，此说明书中的显示设备表示图像显示设备、显示装置或光源(包括发光设备)。此外，该显示设备在其种类中还可包括以下模块：附连有诸如柔性印刷电路(FPC)、带式自动接合(TAB)带或带式载体封装(TCP)之类的连接器的模块；具有在其末梢设置有印刷线路板的TAB带或TCP的模块；以及集成电路(IC)通过玻璃上的芯片(COG)方法直接安装在显示元件上的模块。

将参照图20A1、20A2以及20B描述作为半导体装置的一个实施例的液晶显示面板的外观和截面。图20A1和20A2分别是面板的平面图，其中在第一衬底4001上形成实施例3中描述的高度可靠的薄膜晶体管4010和4011每一个含有的氧化物半导体层，而且液晶元件4013被密封剂4005密封在第一衬底4001与第二衬底4006之间。图20B是沿图20A1和图20A2的线M-N的截面图。

设置了密封剂4005以包围像素部分4002和设置在第一衬底4001上的扫描线驱动器电路4004。在像素部分4002和扫描线驱动器电路4004之上设置第二衬底4006。因此，通过第一衬底4001、密封剂4005以及第二衬底4006使像素部分4002和扫描线驱动器电路4004以及液晶层4008密封到一起。使用单晶半导体层或多晶半导体层形成的信号线驱动器电路4003被安装在第一衬底4001上与被密封剂4005包围的区域不同的区域中。

要注意，对于单独形成的驱动器电路的连接方法无特殊限制，而且可使用COG方法、引线接合方法、TAB方法等。图20A1示出通过COG方法安装信号线驱动器电路4003的示例，而图20A2示出通过TAB方法安装信号线驱动器电路4003的示例。

在第一衬底4001上设置的像素部分4002和扫描线驱动器电路4004各包括多个薄膜晶体管。图20B示出像素部分4002中包括的薄膜晶体管4010和扫描线驱动器电路4004中包括的薄膜晶体管4011。保护绝缘层4020和4021设置在薄膜晶体管4010和4011上。

可使用实施例3中所描述的包括氧化物半导体层的薄膜晶体管作为薄膜晶体管4010和4011。替代地，可采用实施例1或2中所描述的薄膜晶体管。在此实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。

液晶元件4013中包括的像素电极层4030电连接至薄膜晶体管4010。在第二衬底4006上形成液晶元件4013的对电极层4031。像素电极层4030、对电极层4031以及液晶层4008相互交迭的部分对应于液晶元件4013。要注意，像素电极层4030和对电极层4031分别设置有绝缘层4032和绝缘层4033，所述绝缘层4032和绝缘层4033每一个起对准膜的作用。液晶层4008被夹在像素电极层4030与对电极层4031之间，其中还插入有绝缘层4032和4033。

要注意，可由玻璃、金属(通常是不锈钢)、陶瓷或塑料制成第一衬底4001和第二衬底4006。作为塑料，可使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸类树脂膜。

通过绝缘层的选择性蚀刻而获得柱状隔离件4035，而且其被设置用于控制像素电极层4030与对电极层4031之间的距离(单元间隙)。注意，可使用球状隔离件。对电极层4031电连接至设置在与薄膜晶体管4010相同的衬底上的公共电势线。通过使用公共连接部分，对电极层4031可通过设置在该对衬底之间的导电粒子电连接至该公共电势线。注意，这些导电粒子包含在密封剂4005中。

可选地，可使用表现出蓝相(这导致需要对准膜)的液晶。蓝相是液晶相之一，当胆甾型液晶的温度升高时，蓝相刚好在胆甾相变成各向同性相之前产生。因为仅在窄温度范围中产生蓝相，所以将包含5wt％或更多重量百分比的手性剂的液晶组分用于液晶层4008以改善该温度范围。包括表现出蓝相的液晶和手性剂(chiral agent)的液晶组合物具有1毫秒或更短的响应时间、具有不需要对准工艺的光学各向同性、且具有小的视角依赖性。

除透射型液晶显示设备之外，本发明的实施例还可应用于反射型液晶显示设备或透射反射型液晶显示设备。

描述了液晶显示装置的一个示例，其中极化板设置在衬底的外侧(在查看者一侧)上、且用于显示元件的着色层(滤色器)和电极层依序设置在衬底的内侧上；然而，极化板可被设置在衬底的内侧上。极化板和着色层的层叠结构不限于实施例11中描述的结构，而可根据极化板和着色层的材料或制造步骤的条件来酌情设置。此外，可设置用作黑色矩阵的挡光层。

在薄膜晶体管4010和4011上，形成保护绝缘层4020。使用含有尽可能少的湿气、氢离子、OH^-等并阻塞其从外界进入的无机绝缘膜来形成保护绝缘层4020。具体地，可使用氧化硅膜、氧氮化硅膜、氧化铝膜、氮氧化硅膜等。保护绝缘层4020是具有透光性质的绝缘膜。在这个实施例中，通过PCVD方法形成氮化硅膜作为保护绝缘层4020。

形成绝缘层4021作为平面化绝缘膜。作为绝缘层4021，可使用诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂之类的具有耐热性的有机材料。除这些有机材料之外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。注意，可通过堆叠使用这些材料中的任一种形成的多层绝缘层形成绝缘层4021。

注意，硅氧烷基树脂是使用作为起始材料的硅氧烷材料形成具有Si-O-Si键的树脂。硅氧烷基树脂可包括用有机基(例如烷基或芳香基)或氟基作为取代基。该有机基可包括氟基。

对于形成绝缘层4021的方法没有特殊限制；取决于材料，可使用诸如溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴放电法(如，喷墨法、丝网印刷、胶版印刷等)之类的方法、诸如刮片、辊涂、幕涂、刀涂等之类的工具。绝缘层4021的烘焙步骤也用作半导体层的退火步骤，藉此可高效地制造半导体器件。

可使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌铟、包含氧化钛的氧化铟、包含氧化钛的氧化锡铟、氧化锡铟(下文称为ITO)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电材料形成像素电极层4030和对电极层4031。

包含导电高分子(也称为导电聚合物)的导电组合物可用于像素电极层4030和对电极层4031。优选的是使用导电组合物形成的像素电极优选地具有10000欧姆每方块或更低的薄膜电阻和在550nm波长下的70％或更高的透射率。进一步，优选的是导电组合物中包含的导电高分子的电阻率优选地为0.1Ω·cm或更低。

作为该导电高分子，可使用所谓的π电子共轭导电聚合物。作为其中的示例，有聚苯胺和/或衍生物、聚吡咯和/或衍生物、聚噻吩和/或衍生物、或这些材料中的两种或多种的共聚物、等。

此外，从FPC 4018对单独形成的信号线驱动器电路4003以及扫描线驱动器电路4004或像素部分4002提供多个信号和电势。

连接端子电极4015使用与液晶元件4013中所包括的像素电极层4030相同的导电层形成，而端子电极4016使用与薄膜晶体管4010和4011的源和漏电极层相同的导电层形成。

连接端子电极4015通过各向异性导电层4019电连接至FPC 4018中包括的端子。

注意图20A1、20A2和20B示出其中在第一衬底4001上单独地形成并安装信号线驱动器电路4003的示例；然而，实施例11不限于这个结构。可单独形成扫描线驱动器电路然后安装，或单独形成仅信号线驱动器电路的一部分或扫描线驱动器电路的一部分，然后安装。

图21示出其中通过使用根据此说明书中公开的制造方法制造的TFT衬底2600形成为半导体器件的液晶显示模块的示例。

图21示出液晶显示模块的示例，其中TFT衬底2600和对衬底2601通过密封剂2602相互接合，而包括TFT等的像素部分2603、包括液晶层的显示元件2604以及着色层2605设置在所述衬底之间以形成显示区。着色层2605是实现彩色显示所必需的。在RGB系统的情况下，为相应的像素设置了对应于红色、绿色以及蓝色的相应的着色层。在TFT衬底2600和对衬底2601外设置了极化板2606和2607以及漫射板2613。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性线路板2609连接至TFT衬底2600的引线电路部分2608，且包括诸如控制电路或电源电路之类的外部电路。极化板和液晶层可堆叠，而且它们之间插入有阻滞板。

对于液晶显示模块，可使用TN(扭曲向列)模式、IPS(共面切换)模式、FFS(边缘场切换)模式、MVA(多畴垂直取向)模式、PVA(图像垂直调整)模式、ASM(轴对称排列微单元)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。

通过上述工艺，可将高度可靠的显示装置制造为半导体器件。

可与此处描述的任何其他实施例以合适的组合来实现实施例11。

[实施例12]

在实施例12中，将描述电子纸的示例作为本发明实施例的半导体器件。

电子纸也被称为电泳显示设备(电泳显示器)，而且其优势在于，它具有与普通纸张一样的可阅读性，它具有比其它显示设备更低的功耗，而且它可被制造得薄和轻。

电泳显示器可具有多种模式。电泳显示器包括散布在溶剂或溶质中的多个微胶囊，各个微胶囊包含带正电的第一粒子和带负电的第二粒子。通过对这些微胶囊施加电场，微胶囊中的粒子按相反方向彼此运动，从而仅显示聚集在一侧的粒子的颜色。注意第一粒子和第二粒子分别包含色素，而且在无电场的情况下不移动。而且，第一粒子和第二粒子具有不同的颜色(其中任一个可以是无色的)。

因此，电泳显示器是利用所谓的介电电泳效应的显示器，具有高介电常数的物质通过该效应移动至高电场区。电泳显示设备并不包括在液晶显示设备的情况下所包括的极化板。

在溶剂中散布的上述微胶囊所处于的溶液被称为电子墨水。可将此电子墨水印刷在玻璃、塑料、布料、纸张等的表面上。此外，通过使用具有色素的滤色器或粒子，还可实现彩色显示。

进一步，如果酌情将多个上述微胶囊安排在有源矩阵衬底以插入两个电极之间，则可完成有源矩阵显示装置，而且可通过对这些微胶囊施加电场来实现显示。例如，可使用在实施例1到9的任一个中所描述的任一个薄膜晶体管获得有源矩阵衬底。

微胶囊中的第一粒子和第二粒子可分别使用从导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料、以及磁泳材料中选择的单种材料组成，或由这些材料的任一种的复合材料组成。

图22示出作为半导体装置的示例的有源矩阵电子纸。可按照实施例1中所描述的薄膜晶体管类似的方式制造用于该半导体器件的薄膜晶体管581，而且薄膜晶体管581是包括氧化物半导体层的高度可靠的薄膜晶体管。实施例2到9的任一个中描述的薄膜晶体管也可用作实施例12的薄膜晶体管581。

图22中的电子纸是使用扭转球显示系统的显示设备的示例。扭转球显示系统指的是一种方法，其中各个着色为黑色和白色的球状粒子被安排在作为用于显示元件的电极层的第一电极层与第二电极层之间、而且在第一电极层与第二电极层之间产生电势差以控制球状粒子取向从而实现显示。

在衬底580上形成的薄膜晶体管581是底栅薄膜晶体管，且由与半导体层相接触的绝缘层583所覆盖，薄膜晶体管581的源或漏电极层通过第一电极层587、绝缘层583、以及绝缘层585中形成的开口与第一电极层587相接触，藉此薄膜晶体管581电连接至第一电极层587。在形成于衬底596上的第一电极层587与第二电极层588之间，设置了各具有黑区590a、白区590b以及被液体填充的围绕这些区的腔594的球状粒子589。球状粒子589周围的空间被诸如树脂之类的填充物595填充。第一电极层587对应于像素电极，而第二电极层588对应于公共电极。第二电极层588电连接至设置在与薄膜晶体管581相同的衬底上的公共电势线。通过使用公共连接部分，第二电极层588可通过设置在该衬底580和596之间的导电粒子电连接至公共电势线。

代替扭转球，还可使用电泳元件。使用了具有约10μm到200μm直径、且其中密封了透明液体和带正电的白色微粒以及带负电的黑色微粒的微胶囊。在设置于第一电极层与第二电极层之间的微胶囊中，当在第一电极层和第二电极层之间施加电场时，白微粒和黑微粒移动到彼此相反侧，从而可显示白色或黑色。使用此原理的显示元件是电泳显示元件，而且一般称为电子纸。电泳显示元件比液晶显示元件具有更高反射率，因此不需要辅助光、功耗低、而且可在暗处识别显示部分。此外，即使未对显示部分提供电能，也能保持已经显示过一次的图像。因此，即使具有显示功能的半导体装置(可简单称为显示装置或设置有显示装置的半导体装置)远离电波源，也能保存已显示的图像。

通过上述工艺，可制造作为半导体器件的高度可靠的电子纸。

可与此处描述的任何其他实施例以合适的组合来实现实施例12。

[实施例13]

将描述作为半导体器件的发光显示设备的示例。作为显示设备中包括的显示元件，实施例13中描述了利用电致发光的发光元件。利用电致发光的发光元件是根据发光材料是有机化合物还是无机化合物来分类的。一般而言，前者被称为有机EL元件，而后者被称为无机EL元件。

在有机EL元件中，通过对发光元件施加电压，电子和空穴分别从一对电极注入包含发光有机化合物的层中，且电流流动。然后载流子(电子和空穴)复合，从而激发发光有机化合物。发光有机化合物从激发态返回基态，从而发射光。由于这种机制，此发光元件被称为电流激发发光元件。

无机EL元件根据它们的元件结构分类为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有发光材料的粒子分散在粘合剂中的发光层，而且其发光机制是利用施主能级和受主能级的施主-受主重新组合型发光。薄膜无机EL元件具有发光层夹在介电层之间的结构，而介电层又进一步夹在电极之间，其发光机制是利用金属离子的内层电子跃迁的局部型发光。在实施例13中做出使用有机EL元件作为发光元件的描述。

图23示出作为可通过数字时间灰度法驱动的半导体器件的示例的像素配置的示例。

将描述可通过数字时间灰度法驱动的像素的结构和操作。实施例13中描述了示例，其中一个像素包括使用沟道形成区中的氧化物半导体层的两个n沟道晶体管。

像素6400包括开关晶体管6401、用于驱动发光元件的晶体管6402、发光元件6404以及电容器6403。开关晶体管6401的栅极连接至扫描线6406，开关晶体管6401的第一电极(源电极和漏电极中的一个)连接至信号线6405，而开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接至用于驱动发光元件的晶体管6402的栅极。用于驱动发光元件的晶体管6402的栅极通过电容器6403连接至电源线6407，用于驱动发光元件的晶体管6402的第一电极连接至电源线6407，以及用于驱动发光元件的晶体管6402的第二电极连接至发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接至设置在同一衬底上的公共电势线。

注意，发光元件6404的第二电极(公共电极6408)被设置为低电源电势。该低电源电势低于提供给电源线6407的高电源电势。例如，GND、0V等可被设置为低电源电势。高电源电势与低电源电势之间的差异被施加给发光元件6404，从而电流流过发光元件6404，藉此发光元件6404发光。因此，设置各个电势，以使高电源电势与低电源电势之差大于或等于发光元件6404的正向阈值电压。

当用于驱动发光元件的晶体管6402的栅电容用作电容器6403的替代物时，可省去电容器6403。可在沟道区与栅电极之间形成用于驱动发光元件的晶体管6402的栅电容。

此处，在使用电压输入电压驱动方法的情况下，视频信号被输入用于驱动发光元件的晶体管6402的栅极以使用于驱动发光元件的晶体管6402完全导通或截止。即，用于驱动发光元件的晶体管6402在线性区中工作，且因此，高于电源线6407电压的电压被施加给用于驱动发光元件的晶体管6402的栅极。注意，大于或等于(电源线电压+用于驱动发光元件的晶体管6402的Vth)的电压被施加给信号线6405。

在使用模拟灰度法代替数字时间灰度法的情况下，通过改变信号的输入可采用如图23中一样的像素配置。

在使用模拟灰度驱动方法的情况下，大于或等于(发光元件6404的正向电压+驱动晶体管6402的Vth)的电压被施加给用于驱动发光元件的晶体管6402的栅极。发光元件6404的正向电压指的是获得期望照度的电压，且包括至少正向阈值电压。通过输入视频信号来能使用于驱动发光元件的晶体管6402在饱和区操作，可将电流提供给发光元件6404。为了使用于驱动发光元件的晶体管6402在饱和区中工作，将电源线6407的电势被设定为高于用于驱动发光元件的晶体管6402的栅极电势。因为视频信号是模拟信号，与视频信号一致的电流在发光元件6404中流动，从而可执行模拟灰度方法。

像素配置并不限于图23中所示。例如，可向图23中的像素添加开关、电阻器、电容器、晶体管、逻辑电路等。

接着，将参照图24A到24C描述发光元件的结构。在实施例13中，将以用于驱动发光元件的n沟道TFT为例描述像素的截面结构。可以实施例1中所描述的用在像素中的薄膜晶体管的制造方式类似的方式来制造用于图24A到24C中所示的半导体器件的用于驱动发光元件的TFT7001、7011和7021。TFT7001、7011和7021是每一个包括氧化物半导体层的高度可靠的薄膜晶体管。可选地，可使用在实施例2到9中的任一个中所描述的像素中所使用的薄膜晶体管来作为TFT7001、7011和7021中的任一个。

为提取从发光元件发出的光，阳极和阴极中的至少一个透射光。在衬底上形成薄膜晶体管和发光元件。发光元件可具有通过与衬底相对的表面提取光的顶发光结构、通过衬底一侧上的表面提取光的底发光结构、或通过与衬底相对的表面和衬底一侧上的表面提取光的双发光结构。可将上述的像素配置应用于具有这些发光结构中的任一种的发光元件。

将参照图24A描述具有顶发光结构的发光元件。

图24A是用于驱动发光元件的TFT 7001是n型而且光从发光元件7002发射至阳极7005侧的情况下的像素的截面图。在图24A中，发光元件7002的阴极7003电连接至用于驱动发光元件的TFT 7001，而发光层7004和阳极7005以此顺序堆叠在阴极7003上。阴极7003可由多种导电材料制成，只要它们具有低功函数并反射光。例如，优选的是使用Ca、Al、CaF、MgAg、AlLi等。发光层7004可使用单层或堆叠的多层形成。当使用多层形成发光层7004时，则通过按照这个顺序在阴极7003上堆叠电子注入层、电子传输层、发光层、空穴传输层以及空穴注入层形成发光层7004。注意，不需要设置所有这些层。阳极7005使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌铟、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧锡化铟(下文称为ITO)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电材料制成。

进一步，划分件(partition)7009被设置在阴极7003之上。划分件7009是使用聚酰亚胺、丙烯酸、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。优选的是使用感光树脂材料形成划分件7009，这样划分件7009的侧壁被形成为具有连续弯曲的倾斜表面。在为划分件7009用感光树脂材料的情况下，可省略形成抗蚀剂掩模的步骤。

发光元件7002对应于发光层7004夹在阴极7003与阳极7005之间的区域。在图24A中所示像素的情况下，如箭头所示，光从发光元件7002发射至阳极7005。

接着，将参照图24B描述具有底发光结构的发光元件。图24B是用于驱动发光元件的TFT 7011是n型而且光从发光元件7012发射至阴极7013侧的情况下的像素的截面图。在图24B中，在电连接至用于驱动发光元件的TFT 7011的透光导电层7017上形成发光元件7012的阴极7013，而发光层7014和阳极7015以此顺序堆叠在阴极7013上。注意，当阳极7015具有透光性质时，可形成用于反射和阻挡光的挡光膜7016来覆盖阳极7015。对于阴极7013，与图24A的情况一样，可使用多种材料，只要它们是具有低功函数的导电材料。注意，阴极7013被形成为具有可透光的厚度(优选地，约5到30nm)。例如，具有20nm厚度的铝膜可用作阴极7013。类似于图24A的情况，可使用单层或堆叠的多层形成发光层7014。不需要阳极7015透光，但阳极7015可使用如图24A的情况一样的透光导电材料形成。作为挡光膜7016，例如可使用反射光的金属；不过，它不限于金属膜。例如，还可使用添加了黑色素的树脂。

进一步，划分件7019被设置在导电层7017之上。划分件7019是使用聚酰亚胺、丙烯酸、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。优选的是使用感光树脂材料形成划分件7019，这样划分件7019的侧壁被形成为具有连续弯曲的倾斜表面。在为划分件7019用感光树脂材料的情况下，可省略形成抗蚀剂掩模的步骤。

发光元件7012对应于发光层7014夹在阴极7013与阳极7015之间的区域。在图24B中所示像素的情况下，如箭头所示，光从发光元件7012发射至阴极7013侧。

接着，将参照图24C描述具有双发光结构的发光元件。在图24C中，在电连接至用于驱动发光元件的TFT 7021的透光导电层7027上形成发光元件7022的阴极7023，而发光层7024和阳极7025以此顺序堆叠在阴极7023上。像图24A的情况一样，可使用多种导电材料形成阴极7023，只要它们具有低功函数。注意，阴极7023用能透射光的厚度形成。例如，具有20nm厚度的铝膜可用作阴极7023。如图24A中一样，发光层7024可被形成为单层或堆叠的多层。阳极7025可使用像图24A的情况中一样的透光导电材料形成。

进一步，划分件7029被设置在导电层7027之上。划分件7029是使用聚酰亚胺、丙烯酸、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。优选的是使用感光树脂材料形成划分件7029，这样划分件7029的侧壁被形成为具有连续弯曲的倾斜表面。在为划分件7029用感光树脂材料的情况下，可省略形成抗蚀剂掩模的步骤。

发光元件7022对应于阴极7023、发光层7024以及阳极7025彼此交迭的区域。在图24C中所示像素的情况下，如箭头所示，光从发光元件7022发射至阳极7025侧和阴极7023侧。

虽然在实施例13中描述了有机EL元件作为发光元件，但还可提供无机EL元件作为发光元件。

描述了其中控制发光元件的驱动的薄膜晶体管(用于驱动发光元件的TFT)电连接至该发光元件的示例；然而，可采用其中用于电流控制的TFT被连接在用于驱动发光元件的TFT和发光元件之间的结构。

注意，该半导体器件的结构不限于图24A到24C中所示的那些结构，而且可基于此说明书中的技术的精神以多种方式修改。

接着，将参照图25A和25B描述作为半导体器件的一个实施例的发光显示面板(也称为发光面板)的外观和截面。图25A是使用密封剂将薄膜晶体管和发光元件密封在第一衬底与第二衬底之间的面板的平面图。图25B是沿图25A的线H-I所取的截面图。

密封剂4505被设置成包围设置在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。此外，第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b上。因此，像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b连同填充物4507被第一衬底4501、密封剂4505以及第二衬底4506密封到一起。优选地，显示器件被保护膜(诸如粘接膜或紫外可固化树脂膜)或具有高气密性和几乎无除气的覆盖材料封装(密封)，从而该显示器件未被暴露给外部空气。

设置在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b各包括多个薄膜晶体管，而在图25B中示出了作为示例的包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动器电路4503a中的薄膜晶体管4509。

可使用实施例3中所描述的包括氧化物半导体层的高度可靠的薄膜晶体管作为薄膜晶体管4509和4510。替代地，可采用实施例1到2中所描述的任何的薄膜晶体管。在这个实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。

进一步，在薄膜晶体管4509和4510上形成保护绝缘层4543。使用含有尽可能少的诸如湿气、氢离子、OH^-等杂质并阻塞其从外界进入的无机绝缘膜来形成保护绝缘层4543；具体地，使用氮化硅膜、氮化铝膜、氧氮化硅膜、氮氧化铝膜等。保护绝缘层4543是具有透光性质的绝缘膜。在这个实施例中，通过PCVD方法形成氮化硅膜作为保护绝缘层4543。

形成绝缘层4544作为平面化绝缘膜。作为绝缘层4544，可使用诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂之类的具有耐热性的有机材料。除这些有机材料之外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。注意，可通过堆叠使用这些材料中的任一种形成的多层绝缘层形成绝缘层4544。在这个实施例中，使用丙烯酸作为绝缘层4544。

此外，附图标记4511表示发光元件。包括在发光元件4511中的作为像素电极的第一电极层4517电连接至薄膜晶体管4510的源电极层或漏电极层。注意，发光元件4511的结构不限于实施例13中所描述的层叠结构，其包括第一电极层4517、电致发光层4512以及第二电极层4513。可根据从发光元件4511提取光的方向等酌情改变发光元件4511的结构。

使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成划分件4520。优选地使用光敏材料形成划分件4520来在第一电极层4517上具有开口，以使开口的侧壁被形成为具有连续弯曲的斜面。

电致发光层4512可用单层或堆叠的多层而形成。

可在第二电极层4513和划分件4520上形成氧化物绝缘层，以阻止氧气、湿气、二氧化碳等进入发光元件4511。

从FPC 4518a和4518b将多个信号和电压提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b或像素部分4502。

使用与发光元件4511中所包括的第一电极层4517相同的导电层形成连接端子电极4515，而使用与薄膜晶体管4509中包括的源和漏电极层相同的导电层形成端子电极4516。

连接端子电极4515通过各向异性导电层4519电连接至FPC 4518a的端子。

作为处于从发光元件4511提取光的方向的第二衬底4506需要具有透光性质。在该情况下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的透光材料。

作为填充物4507，除诸如氮气或氩气之类的惰性气体之外，还可使用紫外可固化树脂或热固性树脂。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯乙酸乙烯酯)。例如，可使用氮气作为填充物。

如果需要的话，可在发光元件的发光表面上酌情设置诸如极化板、圆形极化板(包括椭圆极化板)、阻滞板(四分之一波板或半波板)或滤色器之类的光学膜。此外，极化板或圆形极化板可设置有抗反射膜。例如，可执行抗眩光处理，通过该处理能通过表面上的不平整而漫射反射光以减少眩光。

信号线驱动器电路4503a和4503b和扫描线驱动器电路4504a和4504b可作为使用单晶半导体层或多晶半导体层形成的驱动器电路安装在单独制备的衬底上。替代地，可单独形成和安装信号线驱动器电路及其部分或扫描线驱动器电路及其部分。实施例13不限于图25A和25B中所示的结构。

通过上述工艺，可将高度可靠的发光显示面板(发光面板)制造为半导体器件。

可与此处描述的任何其他实施例以合适的组合来实现实施例13。

[实施例14]

此说明书中公开的半导体器件可被应用为电子纸。电子纸可被用于多种领域的电子器件，只要它们能显示数据即可。例如，电子纸可应用于电子书阅读器(电子书)、海报、诸如火车之类的车辆中的广告、或诸如信用卡之类的多种卡的显示器。电子设备的一示例在图26中示出。

图26示出电子书阅读器2700的示例。例如，电子书阅读器2700包括外壳2701和外壳2703。外壳2701和外壳2703与枢纽2711组合，从而该电子书阅读器2700可以该枢纽2711为轴打开和关闭。利用这样的结构，电子书阅读器2700可类似于纸书一样工作。

显示部分2705和显示部分2707分别被包括在外壳2701和外壳2703中。显示部分2705和显示部分2707可显示一幅图像或不同图像。例如，在显示部分2705和显示部分2707显示不同图像的情况下，可在右边的显示部分(图26中的显示部分2705)上显示文字，而在左边的显示部分上显示图像(图26中的显示部分2707)。

图26示出外壳2701设置有操作部分等的示例。例如，外壳2701设置有电源开关2721、操作键2723、扬声器2725等。利用操作键2723可翻页。注意，可在外壳的显示部分的同一表面上设置键盘、指向装置等。此外，可在外壳的后面或侧面上设置外部连接端子(耳机端子、USB端子、可连接至诸如AC适配器和USB电缆之类的各种电缆的端子等)、记录介质插入部分等。而且，电子书阅读器2700可具有电子词典功能。

电子书阅读器2700可具有能无线发送和接收数据的结构。通过无线通信，可从电子书服务器购买和下载想要的图书数据等。

[实施例15]

此说明书中公开的半导体器件可应用到多种电子电器(包括娱乐机)。电子电器的示例包括电视机(也称为电视或电视接收器)、计算机显示器等、诸如数码相机或数码摄像机之类的相机、数码相框、蜂窝电话(也称为移动电话或移动电话机)、便携式游戏终端、便携式信息终端、音频再现设备、诸如弹球盘机之类的大尺寸游戏机等。

图27A示出电视机9600的示例。在电视机9600中，显示部分9603被包括在外壳9601中。可在显示部分9603上显示图像。在这个示例中，外壳9601由支架9605支承。

可利用外壳9601的操作开关或独立的遥控器9610操作电视机9600。可利用遥控器9610的操作键9609控制频道和音量，从而控制显示部分9603上显示的图像。此外，遥控器9610可设置有用于显示从遥控器9610输出的数据的显示部分9607。

注意，电视机9600设置有接收器、调制解调器等。利用该接收器，可接收一般的电视广播。此外，当电视机9600经由调制解调器通过有线或无线连接连接至通信网络时，可实现单向(从发射器到接收器)或双向(发射器与接收器之间、接收器之间等)数据通信。

图27B示出数码相框9700的示例。例如，在数码相框9700中，显示部分9703被包括在外壳9701中。可在显示部分9703上显示多幅图像。例如，显示部分9703可显示数码相机等拍摄的图像数据而起普通相框的作用。

注意，数码相框9700设置有操作部分、外部连接部分(USB端子、可连接至诸如USB电缆之类的多种电缆的端子等)、记录介质插入部分等。虽然它们可被设置在与显示部分相同的表面上，但优选地，为了数码相框9700的设计而将它们设置在侧面或后面。例如，存储由数码相机拍摄的图像数据的存储器被插入数码相框9700的记录介质插入部分中，藉此图像数据可被下载并显示在显示部分9703上。

数码相框9700可具有能无线发送和接收数据的结构。通过无线通信，可下载期望的图像数据以供显示。

图28A示出包括两个外壳，外壳9881和外壳9891，的便携式娱乐机。外壳9881和9891与连接部分9893连接以便打开和关闭。显示部分9882和显示部分9883分别被包括在外壳9881和外壳9891中。此外，图28A中所示的便携式娱乐机包括扬声器部分9884、记录介质插入部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流速、湿度、梯度、振动、气味或红外线功能的传感器))和话筒9889)等。不言而喻，该便携式娱乐机的结构不限于上述结构，而且可采用设置有此说明书中公开的至少一个半导体器件的任何其它结构。该便携式娱乐机可酌情包括其它附加设备。图28A中所示的便携式娱乐机具有读取存储在记录介质中的程序或数据以显示在显示部分上的功能，以及通过无线通信与另一便携式娱乐机共享信息的功能。注意，图28A中所示的便携式娱乐机可具有不限于上述功能的多种功能。

图28B示出作为大尺寸娱乐机的自动售货机9900的示例。在自动售货机9900中，显示部分9903包括在外壳9901中。此外，自动售货机9900包括诸如起始杆或停止开关之类的操作装置、硬币槽、扬声器等。不言而喻，该自动售货机9900的结构不限于上述结构，而且可采用设置有此说明书中公开的至少一个半导体器件的任何其它结构。该自动售货机9900可酌情包括其它附加设备。

图29A是示出便携式计算机的示例的透视图。

在图29A的便携式计算机中，通过关闭连接顶部外壳9301和底部外壳9302的枢纽单元，具有显示部分9303的顶部外壳9301和具有键盘9304的底部外壳9302能彼此重叠。图29A的便携式计算机方便携带，并且在用键盘进行输入的情形中，枢纽单元被打开以且用户能看着显示部分9303进行输入。

底部外壳9302包括可进行数据输入的定点设备9306以及键盘9304。进一步，当显示部分9303是触摸输入面板时，可通过显示部分的触摸分来进行数据输入。底部外壳9302包括诸如CPU或硬盘的算术功能部分。此外，底部外壳9302包括另一设备，例如，被插入诸如遵守USB的通信标准的通信电缆的外部连接端口9305。

顶部外壳9301进一步包括显示部分9307，其可通过滑向顶部外壳9301内部而被容纳在内，藉此实现了较大的显示屏幕。此外，用户可调节能被保持在顶部外壳9301中的显示部分9307的屏幕的取向。当能被容纳在顶部外壳9301中的显示部分9307是触摸输入面板时，可通过触摸能被容纳在顶部外壳9301中的显示部分9307的一部分来进行数据输入。

能被容纳在顶部外壳9301中的显示部分9303或9307使用液晶显示面板来形成，诸如有机发光元件或无机发光元件的发光显示面板等的图像显示设备。

此外，图29A的便携式计算机可被设置有接收机等并可接收电视广播来在显示部分上显示图像。可以在通过滑动连接顶部外壳9301和底部外壳9302的枢纽单元闭合而暴露出来的显示部分9307的整个屏幕上观看电视广播。在该情形中，枢纽单元不打开且显示部分9303上不进行显示，并且仅进行用于显示电视广播的电路的操作；因此，可将功耗抑制为最小，这对电池容量有限的便携式计算机是有用的。

图29B是用户可戴在手腕上类似腕表的手机的示例的透视图。

该手机包括以下:包括含有至少通信功能的通信设备的主体、和电池；通过其将所述主体戴在腕上的带部9204；用于将调整所述带部固定在腕上的调整部分9205；显示部分9201；扬声器9207；以及麦克风9208。

主体包括操作开关9203。操作开关9203用作，例如，打开电源的开关、改变显示的开关、指令开始成像的开关、或者作为当按下该开关时用于开始因特网的程序的按钮，这能使不同功能交互。

通过用手指或输入笔来触摸显示部分9201、操作开关9203或者将声音输入麦克风9208而操作对这个手机的数据输入。注意，图29B中示出在显示部分9201上显示出来的所显示的按钮9202。可通过用手指等触摸所显示的按钮9202来执行数据输入。

进一步，主体包括含有图像拾取(pick-up)装置的照相机部分9206，用于将物体的图像(这通过照相机镜头而形成)转换为电子图像信号。注意，并不是必须提供照相机部分的。

图29B中所示的手机被提供有电视广播的接收器等，且可通过接收电视广播而在显示部分9201上显示图像。另外，图29B中所示的手机被提供有诸如存储器之类的存储器设备等，且可在存储器中记录电视广播。图29B中所示的手机可具有检测诸如GPS之类的定位信息的功能。

使用液晶显示面板的图像显示设备、诸如有机发光元件或无机发光元件之类的发光显示面板、等作为显示部分9201。图29B中所示的手机是紧凑且轻质的，且图29B中所示的手机的电池容量是有限的。因此，优选的是使用可由较低功耗驱动的面板作为显示部分9201的显示设备。

注意，图29B示出戴在手腕上的电子装置；然而，只要采用了便携的形状，本实施例并不限于此。

[示例1]

可使用第一原理的MD(分子动态)模拟来计算氧化物半导体层和氧分子之间的交互。在这个示例中，使用由Accelrys公司制造的CASTEP作为计算软件。计算条件设置如下：使用NVT系综，时间周期为0.5皮秒，且温度为350℃。作为计算方法，采用使用了伪电势平面波方法的密度泛函理论。另外，将GGA-PBE用于泛函。

在这个示例中，由12个铟原子、12个镓原子、12个锌原子以及46个氧原子的非晶结构被用作IGZO表面的计算模型。用于计算的本征晶格是尺寸为1.02nm×1.02nm×2.06nm的矩形固体。周期性边界条件可被用于这个边界。下面使用了添加了氧分子的上述表面模型。

图30A示出设置在氧化物半导体层表面附近中的氧化物半导体层和氧分子的表面的初始状态。图30B示出过了0.5皮秒之后的情形。在图30B中，氧分子被氧化物半导体表面的金属所吸收。氧分子的共价键在5皮秒内不会裂开。

然而，在邻近金属原子的状态中相比被结合在氧原子的状态中，氧原子是更为热动态地稳定的。进一步，从在使用氧化物半导体层的所测得的强度值制造的结构模型可看出，氧化物半导体层内的空间太窄不能在保持共价键的同时使氧分子扩散进入。因此，当它们达到热动态平衡时，氧原子被扩散进入氧化物半导体层。

接着，计算具有高氧密度区和低氧密度区的区域的氧化物半导体层中的氧扩散现象(由热处理所导致的)。参考图31和图32描述了结果。在这个示例中，使用Fujitsu有限公司制造的Materials Explorer 5.0作为计算软件。

图31示出被用于计算的氧化物半导体层的模型。在这个示例中，氧化物半导体层701具有其中具有低氧密度的层703和具有高氧密度的层705叠层的结构。

对于具有低氧密度的层703，采用了由15个铟原子、15个镓原子、15个锌原子以及54个氧原子形成的非晶结构。

对于具有高氧密度的层705，采用了由15个铟原子、15个镓原子、15个锌原子以及66个氧原子形成的非晶结构。

进一步，氧化物半导体层701的密度被设定为5.9g/cm³。

接着，在NVT系综且温度为250℃的条件下，在氧化物半导体层701上进行经典MD(分子动态)模拟。时间间隔被设定为0.2飞秒，且整个计算时间周期为200皮秒。对于金属氧化结合以及氧-氧结合，使用Born-Mayer-Huggins电势。另外，固定了氧化物半导体层701的上端和下端处的原子的运动。

接着，在图32中示出模拟结果。沿z轴从0nm到1.15nm的区域表示具有低氧密度的层703，沿z轴从1.15nm到2.3nm的区域表示具有高氧密度的层705。用实线707表示MD模拟之前的氧密度，用虚线709表示MD模拟之后的氧密度。

对于实线707，具有高氧密度的层705中的氧密度高于具有低氧密度的层703和具有高氧密度的层705之间的界面的氧密度。另一方面，对于虚线709，具有低氧密度的层703中的氧密度和具有高氧密度的层705中的氧密度是均匀的。

从上文，可发现在像具有低氧密度的层703和具有高氧密度的层705的叠层结构那样氧密度分布不均匀的情况下，热处理使得氧从较高密度区扩散到较低密度区，这样氧密度变得均匀。

此时的氧扩散示意地在图33A到33C中示出。氧713移动到氧化物半导体层711的表面(见图33A)。在图33A中所示的模式中，在氧化物半导体层711中金属(Me)被结合到氧(O)。接着，氧713被氧化物半导体层711的表面所吸收。图33B示出氧被氧化物半导体的金属(Me)所吸收的氧化物半导体层715。此后，发现被吸收的氧使结合金属离子(Me)的离子包含在氧化物半导体层中并以氧原子的形式扩散至氧化物半导体层内(见图33C)。

即，如实施例1中描述的在氧化物半导体层403上形成氧化物绝缘层407的结构，使得在氧化物半导体层403和氧化物绝缘层407之间的界面处的氧密度增加，这样氧被向着氧化物半导体层403中的较低的氧密度扩散；相应地，增加了氧化物半导体层403的电阻。以此方式，可改进薄膜晶体管的可靠性。

本申请基于2009年7月10日向日本专利局提交的日本专利申请2009-164134，该申请的全部内容通过引用结合于此。