1.一种三维集成电路结构，包括：
第一管芯，接合至第二管芯，其中，所述第一管芯的第一介电层接合至所述第二管芯的第二介电层，其中，第一钝化层位于所述第一管芯的所述第一介电层和第一衬底之间，并且第一测试焊盘嵌入在所述第一钝化层中；
衬底通孔，穿过所述第一管芯并电连接至所述第二管芯；以及
连接件，通过所述衬底通孔电连接至所述第一管芯和所述第二管芯。
2.根据权利要求1所述的三维集成电路结构，其中，所述第一测试焊盘的顶面低于所述第一钝化层的顶面。
3.根据权利要求1所述的三维集成电路结构，其中，所述第一测试焊盘的顶面与所述第一钝化层的顶面基本共面。
4.根据权利要求1所述的三维集成电路结构，还包括嵌入在所述第一钝化层中的再分布线。
5.根据权利要求1所述的三维集成电路结构，其中，所述第一测试焊盘之中具有探针标记。
6.根据权利要求1所述的三维集成电路结构，其中，所述第一测试焊盘的材料比连接至所述第一测试焊盘的第一互连件的材料柔软，并且所述第一互连件位于所述第一测试焊盘和所述第一衬底之间。
7.根据权利要求6所述的三维集成电路结构，其中，所述第一测试焊盘的材料包括铝，且所述第一互连件的材料包括铜、铜合金、镍、铝、钨或其组合。
8.根据权利要求1所述的三维集成电路结构，其中，所述第一管芯与所述第二管芯面对面地接合在一起。
9.一种三维集成电路结构，包括：
第一管芯，接合至第二管芯，其中，所述第一管芯的第一介电层接合至所述第二管芯的第二介电层，其中，第一钝化层位于所述第一管芯的所述第一介电层和第一衬底之间，并且第一测试焊盘在所述第一钝化层中形成并延伸至所述第一介电层；
衬底通孔，穿过所述第一管芯并电连接至所述第二管芯；以及
连接件，通过所述衬底通孔电连接至所述第一管芯和所述第二管芯。
10.一种制造三维集成电路结构的方法，所述方法包括：
对第一半导体晶圆的第一金属化结构和第二半导体晶圆的第二金属化结构实施管芯性能测试以识别第一管芯和第二管芯，其中，所述第一管芯和所述第二管芯是已知良好管芯；
在所述第一半导体晶圆上形成第一介电层，并在所述第二半导体晶圆上形成第二介电层；
将所述第一管芯拿起以接合至所述第二管芯，其中，将所述第一介电层接合至所述第二介电层；
形成连接件以通过衬底通孔电连接至所述第一管芯和所述第二管芯，从而形成堆叠结构；以及
将所述堆叠结构分割以形成所述三维集成电路结构。