封装基板及其制作方法与流程

本发明关于一种用于封装基板的导线结构、包含该导线结构的封装基板以及其制作方法。

背景技术：

新一代电子产品不仅追求轻薄短小的高密度，更有朝向高功率发展的趋势；因此，集成电路(Integrated Circuit，简称IC)技术及其后端的晶片封装技术亦随之进展，以符合此新一代电子产品的效能规格。欲使封装基板具有高密度的线路设计，则线路必须以细节距(fine pitch)方式进行制作，现有技术通常采用半加成制程(Semi-additive process，简称SAP)，使得所制作的线路的线宽与线距大致相同；例如，线宽与线距皆为15μm或20μm，此类细节距线路中单导线本身的厚度通常最多就是20μm。

倘若封装基板欲应用于高功率电子产品，则我们必须使单导线尽可能地加厚，使得导线的截面积增大，以减小线路的电阻值。然而，对于细节距线路设计，要增高单导线的厚度并不容易，其制成品合格率与可靠度通常不佳。因此，有必要发展新的封装基板技术，以对治及改善上述的问题。

技术实现要素：

为达成此目的，本发明提供一种封装基板，其包含：一第一介电材料层，具有一开口区；一第一导电单元，具有一位于该第一介电材料层的该开口区内的第一部分、及一位于该第一介电材料层之上的第二部分；以及一第二介电材料层，包覆该第一介电材料层及该第一导电单元；其中，该第一导电单元的高度大于该第一介电材料层的厚度，且该第一导电单元的该第二部分的横向截面大于其第一部分的横向截面。

在一实施例中，该导电单元的组成材质选自铜(Cu)、镍(Ni)、锡(Sn)、镍/金(Ni/Au)等的组合。

在一实施例中，该封装基板，更包含：一第三介电材料层，形成于该第二介电材 料层上；以及一第二导电单元，形成于该第一导电单元上；其中，该第一导电单元与该第二导电单元的界面的横向截面小于该第二导电单元的横向截面。

在一实施例中，该封装基板更包含：一第四介电材料层，形成于该第三介电材料层上；以及一第三导电单元，形成于该第二导电单元上；其中，该第二导电单元与该第三导电单元的界面的横向截面小于该第三导电单元的横向截面。

根据本发明另一实施例提供一种封装基板的制作方法，其步骤包含：提供一承载板；形成一第一介电材料层于该承载板上；图案化该第一介电材料层，使得一开口区(具有一横向截面)形成于该第一介电材料层内，藉以露出该承载板；以及形成一第一导电单元于该承载板上，使得位于该开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该开口区的宽度。

在一实施例中，该制作方法更包含：形成一第二介电材料层于该第一导电单元上；移除部分的该第二介电材料层与该第一导电单元，藉以露出该第一导电单元；以及形成一第二导电单元于该第一导电单元上。

在一实施例中，该制作方法更包含：形成一第三介电材料层于该第二导电单元上；以及移除该承载板。

在一实施例中，该制作方法更包含：移除该第一介电材料层及部分的该第一导电单元。

在一实施例中，形成该第一导电单元的步骤藉由电镀方式。

在一实施例中，该导电单元的组成材质选自铜(Cu)、镍(Ni)、锡(Sn)、镍/金(Ni/Au)等的组合。

附图说明

图1为本发明第一实施例的封装基板的剖面示意图；

图2为本发明另一实施例的封装基板的剖面示意图；

图3为本发明另一实施例的封装基板的剖面示意图；

图4为本发明第二实施例的封装基板的剖面示意图；

图5为本发明第三实施例的封装基板的剖面示意图；

图6为本发明第四实施例的封装基板的剖面示意图；

图7为本发明实施例封装基板的其中一制程步骤的剖面图；

图8为本发明实施例封装基板的其中一制程步骤的剖面图；

图9为本发明实施例封装基板的其中一制程步骤的剖面图；

图10为本发明实施例封装基板的其中一制程步骤的剖面图；

图11为本发明实施例封装基板的其中一制程步骤的剖面图；

图12为本发明实施例封装基板的其中一制程步骤的剖面图。

附图标记说明：100、101、102、201、301、401封装基板；110承载板；120第一介电材料层；121开口区；130第一导电单元；131第一部分；132第二部分；140第二介电材料层；150第二导电单元；160第三介电材料层；170第三导电单元；180第四介电材料层；190第五介电材料层。

具体实施方式

为使对本发明的特征、目的及功能有更进一步的认知与了解，兹配合图式详细说明本发明的实施例如后。在所有的说明书及图示中，将采用相同的元件编号以指定相同或类似的元件。

在各个实施例的说明中，当一元素被描述是在另一元素的「上方/上」或「下方/下」，是指直接地或间接地在该另一元素之上或之下的情况，其可能包含设置于其间的其他元素；接地」是指其间并未设置其他中介元素。「上方/上」或「下方/下」等的描述是以图式为基准进行说明，但亦包含其他可能的方向转变。所谓的「第一」、「第二」、及「第三」用以描述不同的元素，这些元素并不因为此类谓辞而受到限制。为了说明上的便利和明确，图式中各元素的厚度或尺寸，是以夸张或省略或概略的方式表示，且各元素的尺寸并未完全为其实际的尺寸。

图1为根据本发明第一实施例的封装基板100的剖面示意图。该封装基板100包含：一第一介电材料层120、至少一第一导电单元130以及一第二介电材料层140。该第一介电材料层120包含一开口区，用以规范后续该第一导电单元130将形成的位置。该至少一第一导电单元130代表该封装基板100的线路布局所包含的导线，而为了说明上的方便，图1所绘示的是具有三个第一导电单元130的例子，但其数量并不以此为限，端视该封装基板100线路布局的需要而定。该第一导电单元130为该封装基板100的线路布局导线中的其中一，或可称之为单导线，其可分成二个部分：第一部分131填满该第一介电材料层120的开口区、以及第二部分132形成于该第一部分131上，并向外扩展而形成于该第一介电材料层120上，如图1所示。该第二介电材料层 140包覆该第一介电材料层120及该第一导电单元130，以作为该封装基板100最外侧的保护层或防焊层。

该第一介电材料层120的组成材质可以是感光型或非感光型的介电材料。倘若该第一介电材料层120为感光型介电材料，例如，光阻(photoresist)材料，则该开口区的形成可藉由光微影蚀刻(photolithography)技术来制作。另一方面，倘若该第一介电材料层120为非感光型介电材料，则该开口区的形成可藉由雷射转印(laser ablation)技术来制作。如图1所示，H1表示该第一介电材料层120的厚度，W1表示该开口区的宽度。藉由该开口区的设置，该第一介电材料层120用以设定后续该第一导电单元130的形成位置。以电镀为例，该第一导电单元130形成于该开口区上，而该开口区之外的该第一介电材料层120则用以阻止金属电镀作用；因此，该第一介电材料层120又可称为阻镀层。

该第一导电单元130的组成材质可以是铜(Cu)、镍(Ni)、锡(Sn)及镍/金(Ni/Au)的组合或合金，可藉由金属的电镀(electrolytic plating)或蒸镀(evaporation)技术来制作。如图1所示，H2表示该第一导电单元130的高度，W2表示该第一导电单元130的第二部分132的宽度。在本实施例中，该第一导电单元130的高度H2大于该第一介电材料层120的厚度H1，且该第一导电单元130的第二部分132的横向截面(例如，宽度W2)大于其第一部分131的横向截面(例如，宽度W1)。为了达到如此的要求，我们可设定适当的电镀条件，使得金属电镀于该开口区时，该第一导电单元130的成长会超过作为阻镀层的该第一介电材料层120，而在该第一介电材料层120上向外扩展而形成其第二部分132。也就是说，该第一导电单元130作为该封装基板100线路布局的导线，其线宽W2并非只是依据该第一介电材料层120的开口区宽度W1，而是同时依据当时的电镀条件及该开口区的宽度W1而定。

该第二介电材料层140形成于该封装基板100的最外层，并围绕该第一导电单元130与该第一介电材料层120，用以保护该封装基板100免于受到来自外部环境或后续制程(例如，焊接)的可能伤害。在本实施例中，该封装基板100可作为应用于铸模互连基板技术的覆晶式晶片尺寸封装(FCCSP)的基板。

此外，在本实施例中，封装基板的线路布局的单导线亦可以是多层导电单元的堆叠结构，例如，二层、三层或更多层的导电单元。请参阅图1，其为根据本实施例的另一封装基板101的剖面示意图。相较于图1的封装基板100，该封装基板101为部分移除该封装基板100的上半部之后，又进一步包含一第二导电单元150及一第三介电材料层160。例如，以研磨方式将该第二介电材料层140由上而下磨除，直到触及 该第一导电单元130，再顺势向下磨平该第一导电单元130的顶端，如图2所示。该第二导电单元150堆叠于该第一导电单元130被磨平的顶端上，而与该第一导电单元130共同组成该封装基板101线路布局的单导线，且该第二导电单元150可选用与该第一导电单元130相同或不同的组成材质，本发明对此不加以限制。该第三介电材料层160则形成于该封装基板101的最外层，并围绕该第二导电单元150与该第二介电材料层140，而取代图1实施例中该第二介电材料层140的功能，用以保护该封装基板101免于受到来自外部环境或后续制程的可能伤害。该第三介电材料层160可选用与该第二介电材料层140相同或不同的组成材质，本发明对此不加以限制。在本实施例中，该第一导电单元130与该第二导电单元150的界面的横向截面(例如，宽度W3)将会小于该第二导电单元150的横向截面(例如，宽度W4)。

此外，请参阅图3，其为根据本实施例的另一封装基板102的剖面示意图。相较于图2的封装基板101，该封装基板102为部分移除该封装基板101的上半部之后，又进一步包含一第三导电单元170及一第四介电材料层180。例如，以研磨方式将该第三介电材料层160由上而下磨除，直到触及该第二导电单元150，再顺势向下磨平该第二导电单元150的顶端，如图3所示。该第三导电单元170堆叠于该第二导电单元150被磨平的顶端上，而与该第二导电单元150以及该第一导电单元130共同组成该封装基板102线路布局的单导线，且该第三导电单元170可选用与该第一导电单元130相同或不同的组成材质，本发明对此不加以限制。该第四介电材料层180则形成于该封装基板102的最外层，并围绕该第三导电单元170与该第三介电材料层160，而取代图2实施例中该第三介电材料层160的功能，用以保护该封装基板102免于受到来自外部环境或后续制程的可能伤害。该第四介电材料层180可选用与该第二介电材料层140相同或不同的组成材质，本发明对此不加以限制。在本实施例中，该第二导电单元150与该第三导电单元170的界面的横向截面(例如，宽度W5)将会小于该第三导电单元170的横向截面(例如，宽度W6)。

此外，我们可以第一实施例的封装基板(以下是以图2的封装基板101为例)作为主体，因应不同的需求或用途，而在其结构上做了些许的次要变动，而发展出以下变化形式的实施例。

图4为根据本发明第二实施例的封装基板201的剖面示意图。相较于图2的该封装基板101，其将该第一介电材料层120以及该第一导电单元130的第一部分131移除后，即可形成如图4的该封装基板201。

图5为根据本发明第三实施例的封装基板301的剖面示意图。相较于图4的该封 装基板201，其增设第五介电材料层190于部份的该第一导电单元130的第二部分132之下，即可形成如第图5的该封装基板301。以图5为例，第五介电材料层190形成于左右两侧的该第一导电单元130的第二部分132之下，但中间的该第一导电单元130的第二部分132则外露出来。此外，该第五介电材料层190可选用与该第一介电材料层120相同或不同的组成材质，本发明对此不加以限制。

图6为根据本发明第四实施例的封装基板401的剖面示意图。相较于图2的该封装基板101，其增设第五介电材料层190于部份的该第一导电单元130的第一部分131之下，即可形成如图6的该封装基板401。以图6为例，第五介电材料层190形成于左右两侧的该第一导电单元130的第一部分131之下，但中间的该第一导电单元130的第一部分131则外露出来。此外，该第五介电材料层190可选用与该第一介电材料层120相同或不同的组成材质，本发明对此不加以限制。

以下说明本发明的封装基板的制程。请参照图7～10及图1(以第一实施例的封装基板100为例)，其分别对应上述第一实施例封装基板100的此制程各个制程步骤的封装基板的剖面图。

首先，如图7所示，提供一承载板110，其为一导电材质的基板，例如，金属基板或是表面镀有一层导电层的介电材质基板，用以承载或支持该封装基板100的后续制程，例如，制作该封装基板100的导电线路。上述的金属基板包含铁(Fe)、铜(Cu)、镍(Ni)、锡(Sn)、铝(Al)、镍/金(Ni/Au)及其组合或合金，但本发明不以此为限。

接着，如图8所示，形成第一介电材料120层于该承载板110上，该第一介电材料层120的组成材质可以是感光型或非感光型的介电材料，以作为后续制作第一导电单元130之用。

接着，如图9所示，图案化该第一介电材料层120，使得至少一开口区121形成于该第一介电材料层120内，藉以露出该承载板110。藉由该开口区121的设置，该第一介电材料层120用以设定后续该第一导电单元130的形成位置。倘若该第一介电材料层120为感光型介电材料，例如，光阻材料，则该开口区121的形成可藉由光微影蚀刻技术来制作。另一方面，倘若该第一介电材料层120为非感光型介电材料，则该开口区121的形成可藉由雷射转印技术来制作。

接着，如第图10所示，形成第一导电单元130于该承载板110上，使得位于该开口区121的该第一导电单元131的高度(如图1所示的H2)大于该第一介电材料层120的厚度(如图1所示的H1)，并使得位于该第一介电材料层120之上的该第一导电单元130的宽度(如图1所示的W2)大于该开口区121的宽度(如图1所示的W1)。该第一导 电单元130的组成材质可以是铜(Cu)、镍(Ni)、锡(Sn)及镍/金(Ni/Au)的组合或合金，可藉由金属的电镀或蒸镀技术来制作。以电镀为例，该第一导电单元130形成于该开口区121上，而该开口区121之外的该第一介电材料层120则用以阻止金属电镀作用；因此，该第一介电材料层120又可称为阻镀层。

为了达到上述该第一导电单元130的尺寸要求，我们可设定适当的电镀条件，使得金属电镀于该开口区121时，该第一导电单元130的成长会先充填该开口区121而形成其第一部分131，而随着电镀的继续进行，金属的成长会超过作为阻镀层的该第一介电材料层120，而在该第一介电材料层120上向外扩展而形成其第二部分132。也就是说，该第一导电单元130作为该封装基板100线路布局的导线，其线宽W2并非只依据该第一介电材料层120的开口区宽度W1，而是同时视上述的电镀条件及该开口区121的宽度W1而定。

接着，如图1所示，形成第二介电材料层140于该第一导电单元130上。该第二介电材料层140形成于该封装基板100的最外层，并围绕该第一导电单元130与该第一介电材料层120，用以保护该封装基板100免于受到来自外部环境或后续制程(例如，焊接)的可能伤害。制程进行至此，可完成本发明第一实施例的封装基板100。如图1所示，H2表示该第一导电单元130的高度，W2表示该第一导电单元130的第二部分132的宽度。在本实施例中，该第一导电单元130的高度H2大于该第一介电材料层120的厚度H1，且该第一导电单元130的第二部分132的横向截面(例如，宽度W2)大于其第一部分131的横向截面(例如，宽度W1)。

至此，单层导电单元结构的封装基板线路已完成，可先将该承载板110移除。此外，在本实施例中，封装基板的线路布局之单导线亦可以是多层导电单元的堆叠结构，例如，二层、三层或更多层的导电单元，其制程(以图2的封装基板101为例))步骤说明如下。

如图11所示，移除部分的该第二介电材料层140与该第一导电单元130，藉以露出该第一导电单元130。例如，以研磨方式将该第二介电材料层140由上而下磨除，直到触及该第一导电单元130，再顺势向下磨平该第一导电单元130的顶端。此步骤为后续第二导电单元150的制作预先准备。

接着，如图12所示，形成第二导电单元150于该第一导电单元130上。例如，藉由电镀的方式，则此步骤所电镀的金属将只成长于该第一导电单元130被磨平的顶端上，使得该第二导电单元150与该第一导电单元130的堆叠结构形成该封装基板101线路布局的单导线，且该第二导电单元150可选用与该第一导电单元130相同或不同 的组成材质，本发明对此不加以限制。

接着，如图2所示，形成第三介电材料层160于该第二导电单元150上。该第三介电材料层160形成于该封装基板101的最外层，并围绕该第二导电单元150与该第二介电材料层140，而取代图1实施例中该第二介电材料层140的功能，用以保护该封装基板101免于受到来自外部环境或后续制程的可能伤害。该第三介电材料层160可选用与该第二介电材料层140相同或不同的组成材质，本发明对此不加以限制。如图2所示，在本实施例中，该第一导电单元130与该第二导电单元150的界面的横向截面(例如，宽度W3)将会小于该第二导电单元150的横向截面(例如，宽度W4)。

至此，双层导电单元结构的封装基板线路已完成，可选择重复前面图11～12的步骤，继续制作三层导电单元结构的封装基板线路，或是在此将该承载板110移除。

此外，我们可以图2的封装基板101为例，因应不同的需求或用途，而移除该第一介电材料层120及部分的该第一导电单元130，而形成如图4的封装基板201，甚至是如图5的封装基板301或如图6的封装基板401。

然而以上所述，仅为本发明的较佳实施例，当不能以之限制本发明的范围。即大凡依本发明申请专利范围所做的均等变化及修饰，仍将不失本发明的要义所在，亦不脱离本发明的精神和范围，故都应视为本发明的进一步实施状况。