针对栅极开路电阻进行晶圆可接受度测试的样品处理方法与流程

本发明涉及半导体器件的测试，具体而言涉及一种针对栅极开路电阻进行晶圆可接受度测试(waferacceptancetest)的样品处理方法。

背景技术：

在半导体制程中，为确保晶圆在某个程度上的品质与稳定性，需要对晶圆进行wat测试。wat测试通过测试芯片的电性参数来检验晶圆在制造的过程中是否有异常以确保芯片正常，从而避免低良率的出现。wat测试的另一个重要目的是通过测试芯片的电性参数来反映生产线上的问题，例如判断互连金属是否存在断线、桥接等方面的问题，在wat测试中，可以通过测试晶圆的不同的待测图案(testpattern)来反映生产线上哪些或者某一步骤存在问题。

针对栅极开路电阻的wat失效分析，需要对测试样品进行预处理，处理后的样品露出接触孔蚀刻停止层或者形成于栅极顶部的硅化物层。然而，对于样品预处理终点的控制非常困难，容易破坏样品中出现缺陷的部位，即使出现缺陷的部位未被破坏，一旦暴露出来，后续形成聚焦离子束或者透射电子显微镜观察所需的镀膜材料也会填充样品中出现缺陷的部位，造成反馈信号的减弱，进而影响观测的结果。

因此，需要提出一种方法，以解决上述问题。

技术实现要素：

针对现有技术的不足，本发明提供一种针对栅极开路电阻进行晶圆可接受度测试的样品处理方法，包括：

将待测样品的正面与支撑样品粘合到一起；研磨所述待测样品的背面，直至所述待测样品的基底的厚度为0.9微米-1.1微米；

使用硅腐蚀液处理所述待测样品直至露出形成于所述基底中的 隔离结构。

在一个示例中，所述硅腐蚀液为使用硝酸、氢氟酸和去离子水制成的溶液、氢氧化钠溶液或氢氧化钾溶液。

在一个示例中，对所述待测样品处理之后，还包括对所述待测样品进行观测的步骤。

在一个示例中，使用扫描电子显微镜从所述待测样品的背面向所述待测样品的内部观测以找出处于失效状态的栅极。

在一个示例中，使用聚焦电子束或者透射电子显微镜从所述待测样品的截面分析所述栅极中的失效部位。

在一个示例中，所述隔离结构为浅沟槽隔离结构或者局部氧化硅隔离结构。

在一个示例中，形成所述浅沟槽隔离结构的步骤包括：在所述基底上形成硬掩膜层；图案化所述硬掩膜层，以在所述硬掩膜层中形成构成所述浅沟槽隔离结构图案的开口；以所述图案化的硬掩膜层为掩膜，在所述基底中蚀刻出用于形成所述浅沟槽隔离结构的沟槽；在所述沟槽中以及所述硬掩膜层上沉积隔离材料；执行化学机械研磨工艺以研磨所述隔离材料，直至露出所述硬掩膜层。

在一个示例中，所述隔离材料的沉积分多次完成，每一次所形成的隔离材料的构成是相同的。

在一个示例中，在所述隔离材料的沉积之后，执行退火，以使形成的所述隔离材料致密化。

在一个示例中，在所述研磨之后，执行另一退火，以修复所述基底的损伤，改善所述浅沟槽隔离结构与所述基底之间的界面特性。

根据本发明，不会破坏栅极中的失效部位，可以更为有效地获取和分析关于栅极中的失效部位的信息。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为根据本发明示例性实施例的方法对针对栅极开路电阻进 行晶圆可接受度测试的样品进行处理的示意图；

图2为根据本发明示例性实施例的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向 为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

针对栅极开路电阻的wat失效分析，需要对测试样品进行预处理，处理后的样品露出接触孔蚀刻停止层或者形成于栅极顶部的硅化物层。然而，对于样品预处理终点的控制非常困难，容易破坏样品中出现缺陷的部位，即使出现缺陷的部位未被破坏，一旦暴露出来，后续形成聚焦离子束或者透射电子显微镜观察所需的镀膜材料也会填充样品中出现缺陷的部位，造成反馈信号的减弱，进而影响观测的结果。

为了解决上述问题，如图2所示，本发明提供了一种处理待测样品的方法，该方法包括：

在步骤201中，将待测样品的正面与支撑样品粘合到一起；

在步骤202中，研磨待测样品的背面，直至待测样品的基底的厚度为1微米左右；

在步骤203中，使用硅腐蚀液处理待测样品直至露出形成于基底中的隔离结构。

根据本发明提出的处理待测样品的方法，不会破坏栅极中的失效部位，可以更为有效地获取和分析关于栅极中的失效部位的信息。

为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[示例性实施例]

针对栅极开路电阻的wat失效分析，需要对测试样品进行预处理，通常的做法是研磨待测样品的正面，直至露出接触孔蚀刻停止层或者形成于栅极顶部的硅化物层。这种处理方法的缺点是，容易破坏出现缺陷的部位，即使出现缺陷的部位未被破坏，一旦暴露出来，后续形成聚焦离子束或者透射电子显微镜观察所需的镀膜材料也会填充样品中出现缺陷的部位，造成反馈信号的减弱，进而影响观测的结果。

为此，本发明提出一种对测试样品进行预处理的方法，如图1所示，将待测样品101的正面与支撑样品102粘合到一起，研磨待测样品101的背面，直至待测样品101的基底的厚度为1微米左右，例如0.9微米-1.1微米。

然后，使用硅腐蚀液(例如使用硝酸、氢氟酸和去离子水制成的溶液、氢氧化钠溶液、或氢氧化钾溶液)处理待测样品101直至露出形成于基底中的隔离结构，以使处理后的待测样品101的背面表面平整。

根据本发明提出的对测试样品进行预处理的方法，不会破坏栅极中的失效部位，可以更为有效地获取和分析关于栅极中的失效点的信息。

接下来，开始对测试样品进行观测，具体步骤如下：使用扫描电子显微镜从待测样品101的背面向待测样品101的内部观测以找出处于失效状态的栅极；使用聚焦离子束或者透射电子显微镜从待测样品101的截面(即沿垂直于待测样品101的表面的方向获得的截面)分析栅极中的失效部位，确认造成失效部位的根源在于形成于基底上的层间介电层中的气泡缺陷捕获掺杂杂质，该杂质腐蚀位于栅极顶部的硅化物和栅极，从而形成诸如空洞之类的缺陷，造成栅极的失效。

需要说明的是，待测样品101包括基底，所述基底的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。

在所述基底中形成有隔离结构以及各种阱(well)结构，作为示例，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos) 隔离结构。

以浅沟槽隔离结构为例，先在所述基底上形成硬掩膜层，采用本领域技术人员所熟习的各种适宜的工艺技术形成所述硬掩膜层，例如化学气相沉积工艺，所述硬掩膜层的材料优选氮化硅。

再图案化所述硬掩膜层，以在所述硬掩膜层中形成构成浅沟槽隔离结构图案的开口，该过程包括：在所述硬掩膜层上形成具有浅沟槽隔离结构图案的光刻胶层，以所述光刻胶层为掩膜，蚀刻所述硬掩膜层直至露出所述基底，采用灰化工艺去除所述光刻胶层。

接着，以所述图案化的硬掩膜层为掩膜，在所述基底中蚀刻出用于形成浅沟槽隔离结构的沟槽。然后，在所述沟槽中以及硬掩膜层上沉积隔离材料，所述隔离材料通常为氧化物，优选harp。接下来，执行化学机械研磨工艺以研磨所述隔离材料，直至露出所述硬掩膜层。

在上述过程中，为了确保在所述沟槽中实现隔离材料的无隙填充，所述隔离材料的沉积分多次(通常为三次)完成，每一次所形成的隔离材料的构成是相同的。在所述沉积之后，执行退火，以使形成的隔离材料致密化，提升其机械强度。在所述研磨之后，执行另一退火，以修复上述过程对所述基底的损伤，改善浅沟槽隔离结构与所述基底之间的界面特性。

需要说明的是，在上述示例中，形成所述硬掩膜层之前，可以先形成一层薄层氧化物作为缓冲层，以释放所述硬掩膜层和所述基底之间的应力；沉积所述隔离材料之前，在所述硬掩膜层上以及用于形成浅沟槽隔离结构的沟槽的侧壁和底部形成另一薄层氧化物构成衬里层。

在所述基底上形成有栅极结构，作为示例，所述栅极结构包括自下而上层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

栅极介电层包括氧化物层，例如二氧化硅(sio2)层。栅极材料层包括多晶硅层，栅极硬掩蔽层包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(bpsg)、磷硅玻璃(psg)、正硅酸乙酯(teos)、未掺杂硅玻璃(usg)、旋涂玻璃(sog)、高密度等离子体(hdp)或旋涂 电介质(sod)，氮化物层包括氮化硅(si3n4)层，氮氧化物层包括氮氧化硅(sion)层。

在所述栅极结构两侧形成有紧靠所述栅极结构的侧壁结构，所述侧壁结构由氧化物、氮化物或者二者的组合构成；所述侧壁结构之间的基底中形成有嵌入式锗硅层和嵌入式碳硅层，通常来说，嵌入式碳硅层的横截面呈u形，嵌入式锗硅层的横截面呈∑形，以进一步增强沟道区的载流子迁移率。

所述栅极结构顶部以及所述嵌入式锗硅层和嵌入式碳硅层的顶部形成有金属硅化物，作为示例，金属硅化物的构成可以为niptsigec、niptsic等。

作为示例，形成所述金属硅化物的工艺步骤包括：

先形成金属层，以覆盖所述基底、所述侧壁结构以及所述栅极结构的顶部，形成所述金属层的工艺可以采用本领域内常用的方法，例如，物理气相沉积法或蒸镀法等，所述金属层的厚度可以为50-300埃，同时，可在所述金属层上形成保护层，所述保护层的材料可以是耐火金属的氮化物，例如tin，所述保护层的作用是避免所述金属层暴露于非惰性的环境而发生氧化，所述保护层的厚度可以为50-200埃。

再采用低温快速热退火(rta)工艺对所述金属层进行退火，所述低温快速热退火的温度可以为200-350℃，经过退火处理，所述金属层中的材料向所述基底和栅极结构的硅材料中扩散，并与所述硅材料发生反应而形成金属硅化物。

最后，采用高温快速热退火(rta)工艺对形成的金属硅化物进行退火，所述高温快速热退火的温度可以为300-600℃。

覆盖所述基底、栅极结构、侧壁结构和金属硅化物的自下而上层叠的接触孔蚀刻停止层和层间介电层。所述接触孔蚀刻停止层的材料可选择氮化硅(sin)，所述层间介电层的材料可选择具有低介电常数(介电常数小于4.0)的材料。

通过前述观测确认造成所述栅极失效的根源在于形成于所述基底上的层间介电层存在气泡缺陷，该气泡缺陷捕获掺杂杂质，该杂质又腐蚀位于所述栅极顶部的金属硅化物和所述栅极，从而形成诸如空 洞之类的缺陷，造成所述栅极的失效。

通过改进形成所述层间介电层的工艺条件，可以避免形成的层间介电层存在气泡缺陷，进而消除造成所述栅极失效的诱因。作为示例，可以通过加强沉积所述层间介电层之前对所述基底的预清洗、以及对实施所述层间介电层的沉积的操作室的洁净条件的进一步控制等措施来避免形成的层间介电层存在气泡缺陷。

通过后续工艺可以完成整个半导体器件的制作，包括：在所述层间介电层形成接触孔，露出所述金属硅化物；填充金属(通常为钨)于所述接触孔中，以形成连接后续形成的互连金属层与所述金属硅化物的接触塞；形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于后续实施器件封装时的引线键合。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。