本发明涉及一种闪存存储器及其制作方法，特别是涉及一种写入模式时不需用到控制栅极的闪存存储器及其制作方法。
背景技术：
近来，闪存存储器由于兼具高密度、低成本、可重复写入及电可抹除性等优点，已成为非挥发性存储器的主流，并被广泛的应用于各式可携式电子产品中。
闪存存储器由于具有不因电源供应中断而造成储存数据遗失的特性，且又具有重复写入以及可被电抹除等优点，因此近年来被广泛使用在移动电话(mobilephone)、数字相机(digitalcamera)、游戏机(videoplayer)、个人数字助理(personaldigitalassistant,pda)等电子产品中。
然而，随着记忆容量的提升，需要增加闪存存储器元件的集成度，例如缩小闪存存储器浮置栅极、控制栅极等元件的厚度。当闪存存储器元件的特征尺寸(featuresize)减少时，闪存存储器元件的一些重要特性会变得较差，例如写入速度和抹除速度等。据此，需要改善闪存存储器元件的制作方式和结构，以同时提升其集成度以及操作效能。
技术实现要素：
依据本发明的第一较佳实施例，本发明提供一种闪存存储器的制作方法，包含首先提供一基底其上依序覆盖有一第一氧化层、一第一多晶硅层、一第二氧化层和一图案化掩模，其中图案化掩模具有二开口使得第二氧化层由各个开口曝露出来，接着以图案化掩模为掩模移除部分的第二氧化层和第一多晶硅层，以在第一多晶硅层中形成二个第一沟槽，其中第一沟槽各包含一侧壁，各个侧壁不和基底的上表面垂直，然后形成一第三氧化层填入各个第一沟槽以及各个开口，并且使得第三氧化层的上表面和图案化掩模的上表面切齐，之后，完全移除图案化掩模以及位于图案化掩模正下方的第二氧化层和第一多晶硅层以形成一第二沟槽，并且使得剩余的第一多晶硅层和剩余的第三氧化层共同构成二个堆叠结构，其中在各个堆叠结构中的第一多晶硅层包含二个锐角，接着移除部分的堆叠结构中的第三氧化层以扩大第二沟槽并且使得在各个堆叠结构中的各个锐角完全曝露出来，接续形成一第四氧化层顺应地覆盖各个锐角，之后形成一第二多晶硅层填入第二沟槽，再在各个堆叠结构中各形成一第三沟槽穿透第三氧化层和第一多晶硅层，然后形成一第五氧化层覆盖第二多晶硅层和第一多晶硅层，接着形成二个第三多晶硅层分别填满各个第三沟槽，最后形成二个第四沟槽穿透各个第三多晶硅层。
依据本发明的第二较佳实施例，本发明的一种闪存存储器结构，包含：一基底，一堆叠栅极设置于基底上，堆叠栅极包含一抹除栅极以及二浮置栅极，其中各个浮置栅极分别位于抹除栅极的相对两侧，并且各个浮置栅极各具有一第一锐角延伸至抹除栅极的下方并且各个第一锐角与该抹除栅极重叠，二个选择栅极位于堆叠栅极的二侧，一穿隧氧化层位于堆叠栅极和基底之间以及各个选择栅极和基底之间，一栅极间氧化层位于抹除栅极和各个浮置栅极之间以及各个选择栅极和抹除栅极之间以及一第一掺杂区位于抹除栅极下方的基底内，并且第一掺杂区部分和各个浮置栅极重叠。
附图说明
图1至图13为依据本发明的第一较佳实施例所绘示一种闪存存储器的制作方法；
图2a为依据第一较佳实施例所绘示的第一沟槽的侧壁；
图2b为依据第二较佳实施例所绘示的第一沟槽的侧壁；
图14为依据本发明的第一较佳实施例所制作的闪存存储器。
主要元件符号说明
10基底12浅沟槽隔离
14浅沟槽隔离16第一氧化层
18第一多晶硅层20第二氧化层
22图案化掩模24开口
26第一沟槽28侧壁
30第三氧化层32第二沟槽
34堆叠结构36锐角
38第一掺杂区40第四氧化层
42第二多晶硅层44第三沟槽
46第五氧化层48第六氧化层
50第三多晶硅层52掩模层
54牺牲层56第四沟槽
58第二掺杂区60源极/漏极掺杂区
62位线80基底
82堆叠栅极84抹除栅极
86浮置栅极88锐角
90选择栅极92穿隧氧化层
94栅极间氧化层96第一掺杂区
98第二掺杂区100闪存存储器
102位线104第一部分
106第二部分108锐角
110弧面200低压晶体管
300闪存存储器
具体实施方式
图1至图13为依据本发明的第一较佳实施例所绘示一种闪存存储器的制作方法。如图1所示，首先提供一基底10，基底划分为一存储器区a和一低压晶体管区b，一浅沟槽隔离12可以选择性地设置在存储器区a的基底10中，另一浅沟槽隔离14可以选择性地设置在低压晶体管区b的基底10中，基底10的存储器区a和低压晶体管区b内依序覆盖有一第一氧化层16、一第一多晶硅层18、一第二氧化层20和一图案化掩模22覆盖存储器区a和低压晶体管区b，第一氧化层16为和第二氧化层20较佳为氧化硅，第一多晶硅层18较佳为多晶硅，图案化掩模22较佳为氮化硅，此外在存储器区a内的图案化掩模22具有二开口24使得第二氧化层20由各个开口24曝露出来。另外，浅沟槽隔离12和浅沟槽隔离14穿过多晶硅层
如图2a所示，以图案化掩模22为掩模移除部分的第二氧化层20和第一多晶硅层18，以在第一多晶硅层18中形成二个第一沟槽26，其中各个第一沟槽26各包含一侧壁28，各个侧壁28不和基底10的上表面垂直。再者第一沟槽26的侧壁28可以为弧形，或者如图2b所示，第一沟槽26的侧壁28可以为一斜面，但不限于此，其它的侧壁轮廓，只要是符合侧壁28不和基底10的上表面垂直的特点，即可使用在本发明，在后续的描述是以图2a中所示的第一沟槽26的侧壁28为弧形为例。另外，第二氧化层20和第一多晶硅层18较佳可以利用干蚀刻来移除，当然其它的移除方式，例如湿蚀刻，也可以视不同需求使用。此外，图案化掩模较佳为氮化硅。
如图3所示，形成一第三氧化层30填满各个第一沟槽26以及各个开口24，并且使得第三氧化层30的上表面和图案化掩模22的上表面切齐，详细来说，第三氧化层30的形成步骤可以为先形成第三氧化层30填满各个第一沟槽26以及各个开口24并且覆盖图案化掩模22，之后利用化学机械研磨去除高于图案化掩模22的上表面的第三氧化层30，第三氧化层30较佳为氧化硅。
如图4所示，完全移除存储器区a内和低压晶体管区b内的图案化掩模22以及位于图案化掩模22正下方的第二氧化层20和第一多晶硅层18，以在存储器区a内形成至少一第二沟槽32，并且使得剩余的第一多晶硅层18和剩余的第三氧化层30共同构成二个堆叠结构34，也就是说每个堆叠结构34中包含部分的第一多晶硅层18和部分的第三氧化层30，此外在堆叠结构34中的第一多晶硅层18的上表面为一凹槽状，并且第一多晶硅层18包含二个锐角36，各个锐角36具有一尖端p1，尖端p1指向远离堆叠结构34的方向。另外在低压晶体管区b内的图案化掩模22、第二氧化层20和第一多晶硅层18皆完全被移除。此处的移除步骤可以利用干蚀刻进行。另外第二沟槽32的数量可以视最终的闪存存储器的数量调整，在图4中以一个完整的第二沟槽32，两个部分的第二沟槽32为例。接着形成光致抗蚀剂(图未示)覆盖低压晶体管区b，曝露存储器区a，以堆叠结构34为掩模进行一离子注入制作工艺以在存储器区a内的基底10中形成一第一掺杂区38，换句话说第一掺杂区38位于第二沟槽32正下方的基底10中。然后移除光致抗蚀剂。
如图5所示，移除部分的堆叠结构34中的第三氧化层30以扩大第二沟槽32并且使得在各个堆叠结构34中的锐角36的尖端p1完全曝露出来，在移除部分的堆叠结构34中的第三氧化层30的同时，在存储器区a内未被第一多晶硅层18覆盖的第一氧化层16以及在低压晶体管区b内的第一氧化层16也同时被移除，使得部分的基底10曝露出来。第三氧化层30和第一氧化层16较佳可以利用湿蚀刻移除。
如图6所示，形成一第四氧化层40顺应地覆盖第一多晶硅层18的各个锐角36、第三氧化层30和曝露的基底10，此时第一多晶硅层18被第三氧化层30、第四氧化层40和第一氧化层16共同包覆，第四氧化层40较佳为氧化硅。接着进行一快速热制作工艺，使得第四氧化层40更致密，此时在基底10中的第一掺杂区38会因为加热制作工艺而扩散，使得第一掺杂区38和第一多晶层18部分重叠。
如图7所示，形成一第二多晶硅层42填入存储器区a的第二沟槽32，使得第二多晶硅层42和第三氧化层30的上表面切齐，如图8所示，在各个堆叠结构34中各形成一第三沟槽44穿透第三氧化层30和第一多晶硅层18，使得第一氧化层16由第三沟槽44的底部曝露出来，而第一多晶硅层18由第三沟槽44的侧壁曝露出来。
如图9所示，进行一氧化制作工艺，氧化第一多晶硅层18和第二多晶硅层42以在第一多晶硅层18和第二多晶硅层42的表面以形成一第五氧化层46覆盖第二多晶硅层42和第一多晶硅层18，第五氧化层46较佳为氧化硅，接续将由第三沟槽44的底部曝露出来的第一氧化层16以及位于低压晶体管区b的第一氧化层40移除。
如图10所示，以热氧化法形成一第六氧化层48覆盖各个第三沟槽44的底部以及低压晶体管区b的基底10，然后全面地形成一第三多晶硅层50覆盖存储器区a以及填入各第三沟槽44，并且第三多晶硅层50覆盖低压晶体管区b的第六氧化层48，然后形成掩模层52覆盖低压晶体管区b的第三多晶硅层50，再形成一牺牲层54，例如多晶硅层，顺应地覆盖第三多晶硅层50和掩模层52，请参阅图11，接着以掩模层52为停止层，利用化学机械研磨去除牺牲层54和部分的第三多晶硅层50，使得剩余的第三多晶硅层50的上表面和掩模层52的上表面切齐，请参阅图12，以掩模层52为掩模，回蚀刻存储器区a的第三多晶硅层50，使得第三多晶硅层50分成三个不相连的第三多晶硅层50，其中二个第三多晶硅层50位于存储器区a，一个位于低压晶体管区b，并且各个第三多晶硅层50的上表面和第五氧化层46的上表面切齐。
如图13所示，移除掩模层52，然后在存储器区内a的两个第三多晶硅层50中形成各形成一个第四沟槽56穿透第三多晶硅层50和第六氧化层48，使得基底10曝露出来，并且在形成第四沟槽56的同时也图案化低压晶体管区b的第三多晶硅层50以及第六氧化层48，使得剩余的第三多晶硅层50在低压晶体管区b内形成一栅极电极，剩余的第六氧化层48在低压晶体管区b内形成一栅极氧化层。之后进行一离子注入制作工艺以在各个第四沟槽56下方的基底10形成一第二掺杂区58并且同时在栅极电极的两侧各形成一源极/漏极掺杂区60，此时栅极电极、栅极氧化层和源极/漏极掺杂区60构成一低压晶体管200，而位于二个第四沟槽56之间的第一多晶硅层18、第二多晶硅层42、第三多晶硅层50、第三氧化层30、第四氧化层40、第五氧化层46、第六氧化层48、第一掺杂区38以及第二掺杂区58共同构成本发明的闪存存储器100。另外，在闪存存储器100形成后可在第四沟槽56内填入一导电层作为一位线62。
图14为依据本发明的第一较佳实施例的制作方法所绘示的闪存存储器。如图14所示，一种闪存存储器300，包含：一基底80，一堆叠栅极82设置于基底80上，堆叠栅极82包含一抹除栅极84以及二浮置栅极86，其中各个浮置栅极86分别位于抹除栅极84的相对两侧，并且各个浮置栅极86各具有一锐角88延伸至抹除栅极84的下方并且各个锐角88与抹除栅极84部分重叠，二个选择栅极90位于堆叠栅极82的二侧，一穿隧氧化层92位于堆叠栅极82和基底80之间以及各个选择栅极90和基底80之间，一栅极间氧化层94位于抹除栅极84和各个浮置栅极86之间以及各个选择栅极90和抹除栅极84之间，一第一掺杂区96位于抹除栅极84下方的基底80内，并且第一掺杂区96部分和各个浮置栅极86重叠。此外，二个第二掺杂区98分别位于各个选择栅极90的一侧的基底80中，在选择栅极90的一侧设置有一位线102接触第二掺杂区98。选择栅极90、抹除栅极84和浮置栅极86较佳为多晶硅，穿隧氧化层92和栅极间氧化层94较佳为氧化硅。
另外，抹除栅极84包含一第一部分104和一第二部分106，第一部分104的宽度大于第二部分106，前述两个锐角88皆位于第一部104分的下方，各个锐角具有一尖端p2，尖端p2指向抹除栅极84，再者，抹除栅极84也有两个锐角108，此两个锐角108各自对应到两个浮置栅极86的锐角88，详细来说抹除栅极84的两个锐角108各具有一尖端p3，此两个尖端p3各自指向一个浮置栅极86。再者，抹除栅极84的底面和穿隧氧化层92接触，各个浮置栅极86的底面也和穿隧氧化层92接触，抹除栅极84的底面和各个浮置栅极86的底面切齐。此外各个浮置栅极86的上表面为一弧面110，弧面110的高度随着远离抹除栅极84的方向降低。另外，前述的弧面110可以代换成一斜面，也就是说浮置栅极86的上表面可以为斜面，斜面的高度随着远离抹除栅极的方向降低，斜面轮廓请参阅图2b的侧壁28的斜面。
值得注意的是：本发明的闪存存储器300在进行写入模式时，电荷是由第一掺杂区96穿透穿隧氧化层92进入至少其中一个浮置栅极86，电荷进入那一个浮置栅极86或是同时进入两个浮置栅极86是由选择栅极90控制，也就是说本发明并非利用控制栅极进行写入，换而言之，本发明的闪存存储器300在写入模式时电荷不是由控制栅极进入浮置栅极86，所以本发明的闪存存储器300没有控制栅极。此外当进行抹除模式时，电荷由至少其中一个浮置栅极86中穿透栅极间氧化层94进入抹除栅极84，由于浮置栅极86具有尖端p2，在尖端p2会形成较高的电场，因此在进行抹除模式，即使采用较低的操作电压，电荷依然可以轻易的从浮置栅极86利用博勒-诺德汉穿隧(fowler-nordheimtunneling)效应进入抹除栅极。
下文表一中所例示的是本发明的闪存存储器分别在读取模式、抹除模式和写入模式时，选择栅极90、位线102、抹除栅极84和第一掺杂区96的操作电压，举例而言，在写入模式时选择栅极90的电压为0.8～1伏特，位线102电压为0.45伏特，抹除栅极84电压为5伏特，第一掺杂区96电压为6.5伏特。另外，在表一中所列出的数值只是本发明的闪存存储器的操作模式中多个较佳实施例中的一种，选择栅极90、位线102、抹除栅极84和第一掺杂区96的操作电压，可随着元件的需求不同而调整。
表一
本发明的闪存存储器的制作方法整合了低压晶体管和闪存存储器的制作工艺，尤其是本发明的闪存存储器不是利控制栅极进行写入模式，反而是利用位于抹除栅极和浮置栅极下方的第一掺杂区进行写入模式，如此一来可以节省掉控制栅极所占据的空间，增加元件集成度。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。