1.一种半导体器件，包括：
半导体芯片，具有以第一电源电压操作并输出第一信号的第一电路和以不同于所述第一电源电压的第二电源电压操作并输出第二信号的第二电路，并且包括主表面，在所述主表面之上具有多个凸块电极，所述多个凸块电极包括分别待供应有所述第一电源电压、所述第二电源电压、所述第一信号和所述第二信号的凸块电极；和
布线板，包括：第一主表面，面对所述半导体芯片的所述主表面且具有比所述主表面的面积大的面积；布线层；第二主表面，经由所述布线层与所述第一主表面相对且具有比所述半导体芯片的所述主表面的面积大的面积；多个第一外部端子，形成在所述第一主表面上；和多个第二外部端子，经由所述布线层中的布线被耦合至所述第一外部端子且形成在所述第二主表面上，并且在所述布线板之上所述半导体芯片被安装成使得所述半导体芯片的所述主表面面对所述第一主表面，并且使得所述凸块电极与所述第一外部端子耦合，
其中，在从所述第二主表面观察的情况下，待供应有所述第一电源电压和所述第二电源电压的第二外部端子是与待供应有所述第一信号和所述第二信号的第二外部端子相比更靠近所述半导体芯片布置的第二外部端子。
2.根据权利要求1所述的半导体器件，
其中在从所述第二主表面观察的情况下，待供应有所述第二电源电压的所述第二外部端子是与待供应有所述第一信号和所述第二信号的所述第二外部端子中的任一个相比更靠近待供应有所述第一电源电压的所述第二外部端子的第二外部端子。
3.根据权利要求2所述的半导体器件，
其中所述第一信号是以第一数据传输速率改变的信号并且所述第二信号是以比所述第一数据传输速率高的第二数据传输速率改变的信号，并且
其中在从所述第二主表面观察的情况下，待供应有所述第一电源电压的所述第二外部端子是比所述第二电源电压更靠近所述半导体芯片布置的第二外部端子。
4.根据权利要求3所述的半导体器件，
其中所述半导体芯片具有以不同于所述第一电源电压和所述第二电源电压的第三电源电压操作且输出第三信号的第三电路，并且
其中在从所述第二表面观察的情况下，待供应有所述第三电源电压的第二外部端子比待供应有所述第一信号和所述第二信号的所述第二外部端子更远离所述半导体芯片。
5.根据权利要求4所述的半导体器件，
其中所述第三信号以比所述第一数据传输速率慢的数据传输速率改变，并且
其中在从所述第二主表面观察的情况下，待供应有所述第三电源电压的所述第二外部端子比所述第二电源电压更远离所述半导体芯片。
6.根据权利要求5所述的半导体器件，
其中所述第一信号是根据USB 2.0标准的信号，所述第二信号是根据USB 3.0标准的信号，并且所述第三信号是根据USB 1.1标准的信号。
7.根据权利要求6所述的半导体器件，
其中所述半导体芯片具有包含四个侧边的主表面，并且所述第一电路、所述第二电路和所述第三电路沿着所述半导体芯片的所述侧边。
8.根据权利要求7所述的半导体器件，
其中所述第一信号、所述第二信号和所述第三信号均为差分信号。
9.根据权利要求9所述的半导体器件，
其中所述半导体芯片在所述布线板之上使得所述半导体芯片的所述主表面的中央部分与所述布线板的所述第一主表面的中央部分 不重合。
10.根据权利要求9所述的半导体器件，
其中所述半导体芯片配备有以来自所述凸块电极中的预定的一个的电源电压操作的逻辑电路；
其中所述第二主表面配备有第一区域、围绕所述第一区域的第二区域和通过所述第二区域与所述第一区域分开的第三区域；
其中在从所述第二主表面观察的情况下，所述第二外部端子配备有二维地布置在所述第一区域中的多个第二外部端子和二维地布置在所述第三区域中的多个第二外部端子；
其中在从所述第二主表面观察的情况下，所述半导体芯片在所述布线板之上以便横跨所述第二区域并与所述第一区域和所述第二区域中的每一个的一部分重叠，并且
其中在从所述第二主表面观察的情况下，在所述第三区域中，布置在与所述半导体芯片重叠的区域中的多个第二外部端子被供应有待供应至所述逻辑电路的电源电压。
11.根据权利要求10所述的半导体器件，
其中待供应有所述第一电源电压的所述第二外部端子和待供应有所述第二电源电压的所述第二外部端子不同于布置在所述第三区域中并且待供应有将要供应至所述逻辑电路的电源电压的所述第二外部端子。
12.根据权利要求11所述的半导体器件，
其中所述第二区域在其中不具有第二外部端子。
13.根据权利要求12所述的半导体器件，
其中所述布线板具有面对所述第二主表面的第三主表面并且所述布线板被安装成使得形成在所述所述第三主表面上的多个外部端子被耦合至所述第二外部端子；并且
其中在从与所述第三主表面相对的一侧上的第四主表面观察的情况下，电子部件被安装在所述第四主表面的与所述第二区域相对的区域中。
14.根据权利要求11所述的半导体器件，
其中待供应至所述逻辑电路的电源电压是数字电源电压；并且
其中所述第一电路和所述第二电路配备有差分电路，并且所述第一电源电压和所述第二电源电压是对所述差分电路进行操作的模拟电源电压。
15.根据权利要求1所述的半导体器件，
其中所述半导体芯片配备有对来自所述凸块电极中的预定的一个的电源电压进行操作的逻辑电路；
其中所述第二主表面配备有第一区域、围绕所述第一区域的第二区域和通过所述第二区域与所述第一区域分开的第三区域；
其中在从所述第二主表面观察的情况下，所述第二外部端子配备有二维地布置在所述第一区域中的多个第二外部端子和二维地布置在所述第三区域中的多个第二外部端子；
其中在从所述第二主表面观察的情况下，所述半导体芯片被安装在所述布线板之上使得所述主表面的中央部分与所述第一区域的中央部分重叠，并且在从所述第二主表面观察的情况下，所述半导体芯片横跨所述第二区域并与所述第一区域和所述第三区域中的每一个的一部分重叠，并且
其中在从所述第二主表面观察的情况下，待供应至所述逻辑电路的电源电压经由布置在所述第二区域的与所述半导体芯片重叠的一部分中的多个第二外部端子和布置在所述第一区域中的第二外部端子被供应。
16.根据权利要求15所述的半导体器件，
其中待供应有所述第一电源电压和所述第二电源电压的所述第二外部端子不同于布置在所述第三区域中并且待供应有将要供应至所述逻辑电路的电源电压的所述第二外部端子。