1.一种半导体存储器件，包括：
基板，具有在第一方向上和在垂直于所述第一方向的第二方向上延伸的上表面；
存储单元阵列，在所述基板上；
第一页面缓冲器；
第二页面缓冲器；和
多条位线，在所述第二方向上延伸以至少部分地交叉所述存储单元阵列，所述多条位线包括：
多条第一位线，电连接到所述第一页面缓冲器；和
多条第二位线，电连接到所述第二页面缓冲器，
其中所述多条第一位线和所述多条第二位线交替且重复地布置在所述第一方向上。
2.如权利要求1所述的半导体存储器件，其中所述第一位线具有相邻于所述存储单元阵列的第一侧的相应的第一端部和相邻于所述存储单元阵列的第二侧的相应的第二端部，其中所述第二位线具有相邻于所述存储单元阵列的所述第一侧的相应的第一端部和相邻于所述存储单元阵列的所述第二侧的相应的第二端部，所述半导体存储器件还包括：
多个第一连接接触，在垂直于所述第一方向和所述第二方向的第三方向上延伸，并将所述第一位线的第一端部连接到所述第一页面缓冲器；和
多个第二连接接触，在所述第三方向上延伸，并将所述第二位线的第二端部连接到所述第二页面缓冲器。
3.如权利要求1所述的半导体存储器件，还包括：
在所述第二方向上延伸的多条第一连接导线，所述第一连接导线电连接到所述多条第一位线中的相应的第一位线；和
在所述第二方向上延伸的多条第二连接导线，所述第二连接导线电连接到所述多条第二位线中的相应的第二位线。
4.如权利要求3所述的半导体存储器件，其中所述多条第一连接导线中的第一个在所述第一方向上的平均宽度大于所述多条第一位线中的第一个在所述第一方向上的平均宽度，所述多条第二连接导线中的第一个在所述第一方向上的平均宽度大于所述多条第二位线中的第一个在所述第一方向上的平均宽度。
5.如权利要求3所述的半导体存储器件，其中所述多条第一连接导线中的相邻的第一连接导线之间的第一距离大于所述多条位线中的相邻的位线之间的第二距离，其中所述多条第二连接导线中的相邻的第二连接导线之间的第三距离大于所述第二距离。
6.如权利要求3所述的半导体存储器件，其中所述基板包括第一连接区、第二连接区以及在所述第一连接区和所述第二连接区之间的电路区，所述存储单元阵列设置在所述电路区上，其中所述第一位线延伸到所述第一连接区上，所述第二位线延伸到所述第二连接区上。
7.如权利要求6所述的半导体存储器件，其中所述多条第一位线中的第一个的在所述第一连接区上的第一部分的最大宽度大于所述多条第一位线中的所述第一个的交叉所述存储单元阵列的第二部分的最大宽度，所述多条第二位线中的第一个的在所述第二连接区上的第一部分的最大宽度大于所述多条第二位线中的所述第一个的交叉所述存储单元阵列的第二部分的最大宽度。
8.如权利要求6所述的半导体存储器件，其中所述多条第一连接导线中的第一个的在所述第一连接区上的第一部分的最大宽度大于所述多条第一连接导线中的所述第一个的在所述存储单元阵列下面的第二部分的最大宽度，所述多条第二连接导线中的第一个的在所述第二连接区上的第一部分的最大宽度大于所述多条第二连接导线中的所述第一个的在所述存储单元阵列下面的第二部分的最大宽度。
9.如权利要求6所述的半导体存储器件，其中所述多条第一位线中的第一个在所述第一连接区上沿所述第二方向延伸的距离不同于所述多条第一位线中的第二个在所述第一连接区上沿所述第二方向延伸的距离，所述多条第一位线中的所述第二个相邻于所述多条第一位线中的所述第一个。
10.一种半导体存储器件，包括：
基板，具有电路区和在所述电路区的相反两侧的第一连接区和第二连接区，所述基板包括在第一方向上和在垂直于所述第一方向的第二方向上延伸的上表面；
在所述基板上的存储单元阵列；
多条位线，在所述第二方向上延伸以至少部分地交叉所述电路区，所述多条位线在所述第一方向上彼此间隔开；
多条连接导线，在所述第二方向上延伸并电连接到所述多条位线中的相应的位线，
其中所述多条连接导线中的第一个的平均宽度大于所述多条位线中的电连接到所述多条连接导线中的所述第一个的相应一条位线的平均宽度。
11.如权利要求10所述的半导体存储器件，还包括页面缓冲器电路，该页面缓冲器电路包括第一页面缓冲器和第二页面缓冲器，其中所述多条连接导线包括第一连接导线和第二连接导线。
12.如权利要求11所述的半导体存储器件，其中所述多条位线包括通过所述多条第一连接导线中的相应的第一连接导线电连接到所述第一页面缓冲器的第一位线以及通过所述多条第二连接导线中的相应的第二连接导线电连接到所述第二页面缓冲器的第二位线，其中所述多条第一位线和所述多条第二位线交替地且重复地布置在所述第一方向上。
13.如权利要求12所述的半导体存储器件，还包括：
多个第一下部接触和多个第二下部接触，在垂直于所述第一方向和所述第二方向的第三方向上延伸；和
多个第一连接接触和多个第二连接接触，在所述第三方向上延伸，
其中每条第一连接导线直接接触所述多个第一下部接触中的相应一个和所述多个第一连接接触中的相应一个，并且
其中每条第二连接导线直接接触所述多个第二下部接触中的相应一个和所述多个第二连接接触中的相应一个。
14.如权利要求13所述的半导体存储器件，其中每条位线具有相邻于所述存储单元阵列的第一侧的第一端部和相邻于所述存储单元阵列的第二侧的第二端部，其中所述第一位线的所述第一端部直接接触所述多个第一连接接触中的相应的第一连接接触，所述第二位线的所述第二端部直接接触所述多个第二连接接触中的相应的第二连接接触。
15.如权利要求13所述的半导体存储器件，其中所述第一连接导线的直接接触所述相应的第一连接接触的部分具有在所述第一方向上扩大的宽度。
16.如权利要求12所述的半导体存储器件，其中所述第一位线和所述第二位线包括第一导电材料，所述第一连接导线和所述第二连接导线包括第二导电材料，该第二导电材料具有比所述第一导电材料的熔点高的熔点。
17.一种半导体存储器件，包括：
基板，具有在第一方向上和在垂直于所述第一方向的第二方向上延伸的上表面；
逻辑电路，在所述基板的所述上表面上，所述逻辑电路包括第一页面缓冲器；
存储单元阵列，在所述逻辑电路上并与所述基板相反，所述存储单元阵列包括：
半导体层；
多个层叠结构，在所述第二方向上彼此间隔开，所述层叠结构包括在第三方向上层叠在所述半导体层上的多个电极，该第三方向垂直于所述第一方向和所述第二方向；
多条第一位线，在所述第二方向上延伸以至少部分地交叉所述层叠结构，所述第一位线在所述第一方向上彼此间隔开；和
多个绝缘层，在所述第一方向上延伸并提供在所述多个层叠结构中的相邻的层叠结构之间；以及
多个第一连接接触，穿过所述绝缘层中的第一个，所述第一连接接触将所述多条第一位线中的相应的第一位线电连接到所述第一页面缓冲器。
18.如权利要求17所述的半导体存储器件，其中所述存储单元阵列还包括在所述第二方向上延伸以至少部分地交叉所述层叠结构的多条第二位线，所述多条第一位线和所述多条第二位线交替地且重复地布置在所述第一方向上，所述半导体存储器件还包括：
第二页面缓冲器；和
多个第二连接接触，将所述多条第二位线中的相应的第二位线电连接到所述第二页面缓冲器。
19.如权利要求18所述的半导体存储器件，还包括：
在所述第二方向上延伸的多条第一连接导线，所述第一连接导线将所述多条第一位线中的相应的第一位线电连接到所述第一页面缓冲器；和
在所述第二方向上延伸的多条第二连接导线，所述第二连接导线将所述多条第二位线中的相应的第二位线电连接到所述第二页面缓冲器。
20.如权利要求19所述的半导体存储器件，其中所述多条第一连接导线中的相邻的第一连接导线之间的第一距离大于所述多条第一位线和所述多条第二位线中的相邻的第一位线和第二位线之间的第二距离，其中所述多条第二连接导线中的相邻的第二连接导线之间的第三距离大于所述第二距离。