像素结构及其制备方法、以及显示面板与流程

本发明涉及显示面板领域，特别是涉及一种像素结构及其制备方法、以及显示面板。

背景技术：

近年来，显示面板的像素密度(PPI)的提高一般受限于像素结构中薄膜晶体管(TFT)的尺寸大小以及布线间距，通过减小TFT的尺寸大小以及布线间距可提高PPI。例如，可通过共用电极的方法来缩减布线间距，达到提高PPI的效果。然而，由于传统的像素结构基本上都类似于做蛋糕的形式一层层平铺起来，依靠减小TFT尺寸和布线间距来减小像素结构所占有的面积已经非常有限，导致PPI的发展处于瓶颈期，难以继续提高PPI。

技术实现要素：

基于此，有必要针对PPI的发展处于瓶颈期、难以继续提高PPI的问题，提供一种能够大幅度提高PPI的像素结构。

一种像素结构，包括：

基板；

柱状有源层，设置在所述基板上，所述柱状有源层包括源极、漏极以及位于所述源极和所述漏极之间的沟道，所述源极、所述沟道和所述漏极层叠设置；

第一绝缘层，环绕包覆所述柱状有源层的外侧并覆盖所述基板；

第一导电层，环绕包覆在所述第一绝缘层的外侧；

第一电容介质层，环绕包覆在所述第一导电层的外侧；

第二导电层，环绕包覆在所述第一电容介质层的外侧；

第二电容介质层，环绕包覆在所述第二导电层的外侧；

第二绝缘层，覆盖所述第一绝缘层、所述第一导电层、所述第一电容介质层、所述第二导电层以及所述第二电容介质层的顶端；

以及像素电极，设置在所述柱状有源层上，与所述源极或者所述漏极连接。

与传统的一层层平铺起来的像素结构相比，本发明提出的上述像素结构为环形柱状，形成立体型环状包裹型TFT，减小了TFT单元所占的面积，从而提高了显示面板的PPI。

在其中一个实施例中，所述第二绝缘层上设置有用于露出所述柱状有源层的接触孔，所述接触孔与所述柱状有源层相对设置，所述像素电极通过所述接触孔与所述源极或者所述漏极连接。

在其中一个实施例中，所述像素结构还包括设置在所述基板上的缓冲层。

在其中一个实施例中，所述缓冲层包括依次层叠在所述基板上的氮化硅层和氧化硅层。

在其中一个实施例中，所述像素电极选自锌、锌锡合金、铟锡合金、铟锌合金、铟镓锌合金和铟锌锡合金中的至少一种。

还提供一种像素结构的制备方法，包括以下步骤：

在基板上形成柱状有源层，所述柱状有源层包括源极、漏极以及位于所述源极和所述漏极之间的沟道，所述源极、所述沟道和所述漏极层叠设置；

在所述柱状有源层的外侧以及所述基板上形成第一绝缘层；

在所述第一绝缘层的外侧形成环绕包覆的第一导电层；

在所述第一导电层的外侧形成环绕包覆的第一电容介质层；

在所述第一电容介质层的外侧形成环绕包覆的第二导电层；

在所述第二导电层的外侧形成环绕包覆的第二电容介质层；

在所述第一绝缘层、所述第一导电层、所述第一电容介质层、所述第二导电层以及所述第二电容介质层的顶端形成第二绝缘层；

在所述柱状有源层的顶端形成像素电极，所述像素电极与所述源极或者所述漏极连接。

与传统的一层层平铺起来的像素结构相比，本发明提出的通过上述像素结构的制备方法制备而成的像素结构为环形柱状，形成立体型环状包裹型TFT，减小了TFT单元所占的面积，从而提高了显示面板的PPI。

在其中一个实施例中，在基板上形成柱状有源层的步骤为：

在所述基板上沉积第一非晶硅层；

通过晶体化所述第一非晶硅层产生第一多晶硅层；

图案化所述第一多晶硅层之后通过离子注入形成掺杂的第一多晶硅层，以形成源极；

在所述源极上形成第二非晶硅层；

通过晶体化所述第二非晶硅层产生第二多晶硅层；

图案化所述第二多晶硅层之后通过离子注入形成掺杂的第二多晶硅层，以形成沟道；

在所述沟道上形成第三非晶硅层；

通过晶体化所述第三非晶硅层产生第三多晶硅层；

图案化所述第三多晶硅层之后通过离子注入形成掺杂的第三多晶硅层，以形成漏极。

在其中一个实施例中，还包括在所述第二绝缘层上与所述柱状有源层相对的位置形成用于暴露所述柱状有源层的接触孔的步骤，所述像素电极通过所述接触孔与所述源极或者所述漏极连接。

在其中一个实施例中，在基板上形成柱状有源层的步骤之前，还包括在所述基板上形成缓冲层的步骤。

此外，还提供一种显示面板，包括上述的像素结构。由于上述像素结构为环形柱状，形成立体型环状包裹型TFT，减小了TFT单元所占的面积，从而提高了显示面板的PPI。

附图说明

图1为一实施方式的像素结构的制备方法的流程图；

图2为一实施方式的制备像素结构的缓冲层的示意图；

图3为一实施方式的在像素结构的缓冲层上形成柱状有源层的流程图；

图4为一实施方式的制备像素结构的柱状有源层的示意图；

图5为一实施方式的制备像素结构的第一绝缘层的示意图；

图6为一实施方式的制备像素结构的第一导电层的示意图；

图7为一实施方式的制备像素结构的第一电容介质层的示意图；

图8为一实施方式的制备像素结构的第二导电层的示意图；

图9为一实施方式的制备像素结构的第二电容介质层的示意图；

图10为一实施方式的制备像素结构的第二绝缘层的示意图；

图11为一实施方式的制备像素结构的像素电极的示意图；

图12为一实施方式的像素结构的截面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。

如图1所示，一实施方式的像素结构的制备方法，包括以下步骤：

S100、在基板100上形成柱状有源层120，柱状有源层120包括源极121、漏极123以及位于源极121和漏极123之间的沟道122，源极121、沟道122和漏极123层叠设置。

基板100可由SiO₂作为主要成分的透明玻璃材料制成。可替代地，基板100亦可由不透明材料或诸如塑料部件之类的其他材料制成。然而，对于图像被体现在基板100侧的底部发射有机发光显示装置来说，基板100必须由透明材料制成。

在一个较优的实施例中，在基板100上形成柱状有源层120的步骤之前，像素结构的制备方法还可包括在基板100上形成缓冲层110的步骤，如图2所示。缓冲层110用以促进基板的水平度并防止杂质的侵入。缓冲层110包括依次层叠在基板100上的氮化硅层111和氧化硅层112。可以使用SiN_x和/或SiO_x通过诸如等离子体增强化学气相沉积(PECVD)技术、常压CVD(APCVD)技术和低压CVD(LPCVD)技术之类的各种沉积技术来沉积缓冲层110。

其中，如图3和图4所示，在缓冲层110上形成柱状有源层120的步骤为：

S110、在缓冲层110上沉积第一非晶硅层。

可以采用诸如等离子体增强化学气相沉积(PECVD)技术、常压CVD(APCVD)技术和低压CVD(LPCVD)技术之类的各种沉积技术来沉积第一非晶硅层。

S120、通过晶体化第一非晶硅层产生第一多晶硅层。

第一非晶硅层可以通过诸如快速热退火(Rapid Thermal Annealing，RTA)、准分子激光退火(Excimer laser Annealing，ELA)、固相晶化(Solid Phase Crystallization，SPC)、金属诱导晶体化(Metal Induced Crystallization，MIC)、金属诱导横向晶体化(Metal Induced Lateral Crystallization，MILC)或连续侧向结晶(Sequential Lateral Solidification，SLS)之类的各种技术被晶体化。

S130、图案化第一多晶硅层之后通过离子注入形成掺杂的第一多晶硅层，以形成源极121。

源极121的电极图形可以通过曝光刻蚀形成，其中，刻蚀可以采用干法或湿法刻蚀。掺杂时可以采用P+或者P-注入的形式。

S140、在源极121上形成第二非晶硅层。

形成第二非晶硅层的方法参照S110。

S150、通过晶体化第二非晶硅层产生第二多晶硅层。

具体方法参照S120。

S160、图案化第二多晶硅层之后通过离子注入形成掺杂的第二多晶硅层，以形成沟道122。

沟道122覆盖在源极121上，因此沟道122的电极图形与源极121的电极图形保持一致，亦可通过曝光刻蚀形成。其中，刻蚀可以采用干法或湿法刻蚀。掺杂时可以采用P+或者P-注入的形式。当然，源极121和沟道122的掺杂方式不同。当源极121采用P-注入时，沟道122则采用P+注入。

S170、在沟道122上形成第三非晶硅层。

形成第三非晶硅层的方法参照S110。

S180、通过晶体化第三非晶硅层产生第三多晶硅层。

具体方法参照S120。

S190、图案化第三多晶硅层之后通过离子注入形成掺杂的第三多晶硅层，以形成漏极123。

漏极123的掺杂方式与源极121的掺杂方式相同。当然，源极121和漏极123的位置可以互换。

如图4所示，本发明的像素结构的制备方法中，在缓冲层110上形成了柱状有源层120。柱状有源层120包括依次层叠的源极121、沟道122以及漏极123，这区别于传统的源极、沟道和漏极均设置在基板或者缓冲层上的形式，因此，本发明的这种制备方法充分利用了立体空间，减少了有源层占用的平面面积，从而减少了TFT的尺寸，有利于提高PPI。

需要说明的是，可根据需求在基板100上设置缓冲层110，当然，亦可不设置缓冲层110。当不需要设置缓冲层110时，可直接在基板100上形成柱状有源层120。

S200、在柱状有源层120的外侧以及基板100上形成第一绝缘层130。

第一绝缘层130可以通过使用PEVCD技术、APCVD技术或者LPCVD技术中的任意一种沉积诸如SiN_x或SiO_x之类的无机绝缘层制作而成。第一绝缘层的位置如图5中所示。第一绝缘层130介于TFT的柱状有源层120与第一导电层140之间，并充当TFT的栅绝缘层，如图6所示。

S300、在第一绝缘层130的外侧形成环绕包覆的第一导电层140。

第一导电层140可以通过各种沉积方法从Ag、Mg、Ag、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、MoW和Al/Cu中的至少一种导电材料制作而成。第一导电层140充当TFT的栅极，并充当电容器的第一电极。

S400、在第一导电层140的外侧形成环绕包覆的第一电容介质层150。

第一电容介质层150的位置如图7中所示。第一电容介质层150也可以通过PEVCD技术、APCVD技术或者LPCVD技术中的任意一种沉积诸如SiN_x或SiO_x之类的无机绝缘层制作而成。另外，第一电容介质层150也可以包括诸如SiON、Al₂O₃、TiO₂、Ta₂O₅、HFO₂、ZrO₂、钛酸锶钡(BST)和锆钛酸铅(PZT)之类的无机绝缘层。而且，第一电容介质层150可以由混合沉积体制成，其中诸如苯酚类聚合物衍生物(phenol based polymer derivative)、丙烯酸类聚合物(acryl based polymer)和酰胺类聚合物(amide based polymer)之类的有机绝缘层与无机绝缘层交替沉积。第一电容介质层150不仅可以起到绝缘效果，还能达到抵挡水气及机械性的刮伤。

S500、在第一电容介质层150的外侧形成环绕包覆的第二导电层160。

第二导电层160的位置如图8中所示。与第一导电层140相同，第二导电层160也可以通过各种沉积方法从Ag、Mg、Ag、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、MoW和Al/Cu中的至少一种导电材料制作而成。第二导电层160充当电容器的第二电极。

S600、在第二导电层160的外侧形成环绕包覆的第二电容介质层170。

第二电容介质层170的位置如图9中所示。与第一电容介质层150相同，第二电容介质层170也可以通过PEVCD技术、APCVD技术或者LPCVD技术中的任意一种沉积诸如SiN_x或SiO_x之类的无机绝缘层制作而成。另外，第二电容介质层170也可以包括诸如SiON、Al₂O₃、TiO₂、Ta₂O₅、HFO₂、ZrO₂、钛酸锶钡(BST)和锆钛酸铅(PZT)之类的无机绝缘层。而且，第二电容介质层170可以由混合沉积体制成，其中诸如苯酚类聚合物衍生物(phenol based polymer derivative)、丙烯酸类聚合物(acryl based polymer)和酰胺类聚合物(amide based polymer)之类的有机绝缘层与无机绝缘层交替沉积。第二电容介质层170不仅可以起到绝缘效果，还能达到抵挡水气及机械性的刮伤。

S700、在第一绝缘层130、第一导电层140、第一电容介质层150、第二导电层160以及第二电容介质层170的顶端形成第二绝缘层180。

第二绝缘层180的位置如图10所示。与第一绝缘层130相同，第二绝缘层180可以通过使用PEVCD技术、APCVD技术或者LPCVD技术中的任意一种沉积诸如SiN_x或SiO_x之类的无机绝缘层制作而成。另外，第二绝缘层180亦可以为PLA之类的有机绝缘层。

一实施方式的像素电极的制备方法还包括在第二绝缘层180上与柱状有源层120相对的位置形成用于露出柱状有源层120的接触孔200的步骤。接触孔200可以通过曝光刻蚀的方法制备而成。

S800、在柱状有源层的顶端形成像素电极190，像素电极190与源极121或者漏极123连接。

本实施方式中像素电极190通过接触孔200与漏极123连接，当然，像素电极190可选择地与源极或者漏极连接。

像素电极190的材质为金属或者金属合金，例如，可以选自锌、锌锡合金、铟锡合金、铟锌合金、铟镓锌合金和铟锌锡合金中的至少一种。像素电极190也可以通过各种沉积方法以及曝光刻蚀制作而成。

与传统的一层层平铺起来的像素结构相比，本发明提出的通过上述像素结构的制备方法制备而成的像素结构为环形柱状，形成立体型环状包裹型TFT，减小了TFT单元所占的面积，从而提高了显示面板的PPI。

请参见图11和图12，一实施方式的像素结构，包括基板100、缓冲层110、柱状有源层120、第一绝缘层130、第一导电层140、第一电容介质层150、第二导电层160、第二电容介质层170、第二绝缘层180以及像素电极190。

其中，缓冲层110设置在基板100上。缓冲层110用以促进基板的水平度并防止杂质的侵入。本实施方式的缓冲层110包括依次层叠在基板100上的氮化硅层111和氧化硅层112。当然，亦可以根据使用需求不设置缓冲层110。

柱状有源层120设置在缓冲层110上。柱状有源层120包括源极121、漏极123以及位于二者之间的沟道122，源极121、沟道122和漏极123层叠设置。

第一绝缘层130环绕包覆柱状有源层120的外侧并覆盖缓冲层110。

第一导电层140环绕包覆在第一绝缘层130的外侧。

第一电容介质层150环绕包覆在第一导电层140的外侧。

第二导电层160环绕包覆在第一电容介质层150的外侧。

第二电容介质层170环绕包覆在第二导电层160的外侧。

第二绝缘层180覆盖第一绝缘层130、第一导电层140、第一电容介质层150、第二导电层160以及第二电容介质层170的顶端。

像素电极190设置在柱状有源层120上，与漏极123连接。当然，像素电极190可选择地与源极121或者漏极123连接。像素电极190选自锌、锌锡合金、铟锡合金、铟锌合金、铟镓锌合金和铟锌锡合金中的至少一种。

此外，第二绝缘层180上设置有用于露出柱状有源层120的接触孔200。接触孔200与柱状有源层120相对设置，像素电极190通过接触孔200与源极121或者漏极123连接。

与传统的一层层平铺起来的像素结构相比，本发明提出的上述像素结构为环形柱状，形成立体型环状包裹型TFT，减小了TFT单元所占的面积，从而提高了显示面板的PPI。

此外，本发明还提供一种显示面板，包括上述的像素结构。由于上述像素结构为环形柱状，形成立体型环状包裹型TFT，减小了TFT单元所占的面积，从而提高了显示面板的PPI。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。