用于减缓电磁干扰的芯片封装结构及封装方法与流程

本发明涉及一种半导体封装领域，尤其是涉及一种用于减缓电磁干扰的芯片封装结构及封装方法。

技术背景

芯片在完成一级封装后需进行表面贴装印刷电路板，连接其它元件，实现其功能。跟随电子封装小型化、高密度、多功能的发展趋势，电路板上元件数量增加，相邻元件间距离缩短，电路工作时元件间发生辐射干扰的机率大幅提升，线路阻抗不匹配和线路噪声的现象增多，影响信号传递品质。

一般情况下，线路板采用内埋置电容、电感，降低上述现象的影响。在缩小封装面积，提高封装元件的集成度的同时，还可减缓电磁干扰上具有较大挑战。

技术实现要素：

本发明为满足上述挑战，提供了一种用于减缓电磁干扰的芯片封装结构及其封装方法，通过在单芯片竖直方向上直接堆叠电容、电感或在单芯片上水平排布电容、电感，缩小了封装面积，提高了封装元件的集成度。

具体实现方式如下：

一种用于减缓电磁干扰的芯片封装结构，包括硅基板和芯片，所述硅基板具有第一表面和与其相对的第二表面，所述第一表面上形成有至少一个朝向第二表面的下沉凹槽，至少一个所述芯片背面朝下贴装到所述下沉凹槽的槽底，所述芯片正面包含有焊垫；所述芯片周侧与所述下沉凹槽侧壁之间、所述芯片正面及所述第一表面上形成有第一绝缘层；所述第一绝缘层上形成有水平排布或垂直排布的电感布线，且所述第一绝缘层上形成有水平排布或垂直排布的电容布线，所述第一绝缘层上还形成有将所述芯片焊垫电性导出的金属重布线，所述电感布线、所述电容布线与所述芯片的焊垫电性连接。

进一步的，所述第一绝缘层上形成有第一金属重布线、第一电感布线、第一电容布线，所述第一金属重布线透过所述第一绝缘层电连接所述芯片的焊垫，所述第一金属重布线、所述第一电感布线、所述第一电容布线上形成有第二绝缘层，所述第二绝缘层上形成有第二金属重布线、第二电感布线和第二电容布线，所述第二金属重布线透过所述第二绝缘层电连接所述第一金属重布线，所述第一电感布线的各线路之间、所述第二电感布线的各线路之间、所述第一电感布线的线路与所述第二电感布线的线路之间通过折线方式连续绕行成电感布线，且各线路间平行或接近平行，所述第一电容布线与所述第二电容布线之间设有电介质层；所述第二金属重布线、所述第二电感布线、所述第二电容布线上覆盖有保护层，所述第二金属重布线中至少有一条线路延伸到所述芯片区域外的硅基板表面上。

进一步的，所述第一绝缘层上形成有第一金属重布线、连续绕行的第一电感布线、中间间隔有电介质层的至少两个第一电容布线，所述第一金属重布线、第一电感布线和第一电容布线透过所述第一绝缘层电连接所述芯片的焊垫；所述第一金属重布线、所述第一电感布线、所述第一电容布线上覆盖有保护层，所述第一金属重布线中至少有一条线路延伸到所述芯片区域外的硅基板表面上。

进一步的，所述第一电容布线和第二电容布线为尺寸相同的金属块。

进一步的，所述第一绝缘层及所述第二绝缘层的材料均为聚合物胶。

进一步的，所述第二金属重布线上连接有透过所述保护层的焊球/凸点。

进一步的，所述芯片背面通过黏结胶贴装到所述下沉凹槽的槽底，所述黏结胶的厚度小于50微米，大于1微米。

进一步的，埋入同一下沉凹槽的芯片数量大于等于2。

进一步的，所述第一金属重布线的厚度大于0.2微米。

一种用于减缓电磁干扰的芯片封装结构的封装方法，包括以下步骤：

A.提供一具有第一表面和与其相对的第二表面硅基板圆片，所述第一表面上形成有至少一个朝向第二表面的下沉凹槽，至少一个芯片背面朝下贴装到所述下沉凹槽的槽底，所述芯片正面与所述硅基板第一表面平齐或接近平齐，所述芯片正面包含有焊垫；

B.在所述芯片周侧与所述下沉凹槽侧壁之间、所述芯片正面及所述第一表面上铺设一层第一绝缘层；

C.在所述第一绝缘层上形成第一金属重布线、第一电感布线和第一电容布线，所述第一金属重布线透过所述第一绝缘层电连接所述芯片的焊垫；

D.在所述第一金属重布线、所述第一电感布线、所述第一电容布线上铺设一层第二绝缘层；

E.在所述第二绝缘层上形成第二金属重布线、第二电感布线和第二电容布线，所述第二金属重布线透过所述第二绝缘层电连接所述第一金属重布线，所述第二电感布线的部分线路透过所述第二绝缘层电连接所述第一电感布线的部分线路，使所述第一电感布线及所述第二电感布线构成连续绕行的电感布线，并使所述第二金属重布线中至少有一条线路延伸到所述芯片区域外的硅基板表面上；

F.在所述第二金属重布线、所述第二电感布线、所述第二电容布线上覆盖一层保护层；

G.在所述第二金属重布线上预留做凸点或植焊球的位置形成保护层开口，并在该保护层开口处形成焊球或凸点；

H.对硅基板圆片进行划片，形成单片用于减缓电磁干扰的芯片封装结构。

本发明的有益技术效果如下：本发明用于减缓电磁干扰的芯片封装结构及其封装方法，通过在硅基板上制作下沉凹槽，并将芯片正面焊垫朝上埋入下沉凹槽，这样，节省了封装空间，且硅基板可以制作精细布线，通过在芯片正面及硅基板第一表面上形成垂直设置的电感/电容结构，即第一金属重布线及第二金属重布线、第一电感布线及第二电感布线、第一电容布线及第二电容布线，第二金属重布线及焊球延伸至硅基板表面上，实现了将芯片焊垫电性扇出至硅基板表面，提高了封装可靠性，工艺简单，成本低；第一电感布线及第二电感布线构成了电感布线、第一电容布线及第二电容布线构成了电容布线，带有滤波特性的电感和电容能够减缓芯片内部线路之间信号的串扰，滤除不需要的电信号；或在芯片正面及硅基板第一表面上形成水平设置的电感/电容结构，即与第一金属重布线在同一平面的连续绕行的第一电感布线，和中间间隔有电介质层的至少两个第一电容布线，来降低芯片内部线路之间信号的串扰，增强封装产品的可靠性和性能，同时降低成本。

附图说明

图1为本发明硅基板埋入芯片的剖面示意图；

图2为本发明形成第一绝缘层并制作绝缘层开口的剖面示意图；

图3为本发明在第一绝缘层上整面沉积第一种子层后的剖面示意图；

图4为本发明在第一种子层上涂布光刻胶的剖面示意图；

图5为本发明在第一种子层上光刻形成第一金属重布线、第一电感布线和第一电容布线的剖面示意图；

图6为本发明在第一金属布线上形成第二绝缘层并制作绝缘层开口的剖面示意图；

图7为本发明在第二绝缘层上整面沉积第二种子层后的剖面示意图；

图8为本发明在第二种子层上涂布光刻胶的剖面示意图；

图9为本发明在第二种子层上光刻形成第二金属重布线、第二电感布线和第二电容布线的剖面示意图；

图10为本发明在第二金属布线上形成保护层并制作保护层开口的剖面示意图；

图11为本发明形成焊球后的剖面示意图(沿图12中虚线剖面)；

图12为本发明实施例1垂直结构电感电容的立体示意图；

图13为本发明实施例2水平结构电感电容的剖面示意图；

图14为本发明实施例2水平结构电感电容的俯视示意图；

结合附图，作以下说明：

1——硅基板 101——第一表面

102——第二表面 103——凹槽

2——芯片 201——焊垫

3——黏结胶

4——第一绝缘层 401——第一绝缘层开口

5——第一种子层 501——第一金属重布线

502——第一电感布线 503——第一电容布线

6——光刻胶 7——第二绝缘层

701——第二绝缘层开口 8——第二种子层

801——第二金属重布线 802——第二电感布线

803——第二电容布线 9——光刻胶

10——保护层 1001——保护层开口

11——焊球/凸点

具体实施方式

为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。其中所说的结构或面的上面或上侧，包含中间还有其他层的情况。

实施例1

如图11和图12所示，一种用于减缓电磁干扰的芯片封装结构，包括硅基板1和芯片2，所述硅基板具有第一表面101和与其相对的第二表面102，所述第一表面上形成有至少一个朝向第二表面的下沉凹槽103，该下沉凹槽最好为直槽或侧壁与底面角度在80～120的斜槽，这里不做限制。本实施例示意图为直槽形状。所述下沉凹槽内可放置至少一颗芯片2，本实施例中为放置了一颗芯片，且所述芯片正面接近所述第一表面；具体的，所述芯片背面通过黏结胶3贴装到所述下沉凹槽的槽底，实现芯片的贴装，以更好的固定芯片，防止芯片偏移。所述芯片正面包含有焊垫201；所述芯片周侧与所述下沉凹槽侧壁之间、所述芯片正面及所述第一表面上形成有第一绝缘层4；所述第一绝缘层上形成有第一金属重布线501、第一电感布线502、第一电容布线503，所述第一金属重布线透过所述第一绝缘层电连接所述芯片的焊垫，所述第一金属重布线、所述第一电感布线、所述第一电容布线上形成有第二绝缘层7，所述第二绝缘层上形成有第二金属重布线801、第二电感布线802和第二电容布线803，所述第二金属重布线透过所述第二绝缘层电连接所述第一金属重布线，所述第一电感布线的各线路之间、所述第二电感布线的各线路之间、所述第一电感布线的线路与所述第二电感布线的线路之间通过折线方式连续绕行成电感布线，且各线路间平行或接近平行，参见图12所述第一电容布线与所述第二电容布线之间设有电介质层；第一电感布线及第二电感布线构成了电感布线、第一电容布线及第二电容布线构成了电容布线；电感布线、电容布线与芯片的焊垫电性连接；所述第二金属重布线、所述第二电感布线、所述第二电容布线上覆盖有保护层10，所述第二金属重布线中至少有一条线路延伸到所述芯片区域外的硅基板表面上；所述第二金属重布线上连接有透过所述保护层的焊球/凸点11。

优选的，第一电容布线和第二电容布线为尺寸相同的金属块。

优选的，所述下沉凹槽的侧壁与所述芯片之间的距离大于1微米，以方便芯片放入下沉凹槽的槽底。

优选的，所述下沉凹槽的槽底与所述硅基板的第二表面之间的距离大于1微米，以利于硅基板对芯片的支撑。

优选的，所述第一绝缘层及所述第二绝缘层的材料均为聚合物胶。以提高封装体的可靠性，附加真空涂布，使下沉凹槽间隙内填充满该聚合物胶，以固定芯片，同时保证绝缘性能。

优选的，所述黏结胶为非导电聚合物胶或薄膜，粘接芯片于下沉凹槽的槽底，保证在接下来的工艺中，芯片位置不发生偏移，以便于获得较好的对准精度，获得更细的再布线线条。聚合物胶可以通过在芯片晶圆背面涂布方式制备，薄膜可以通过在芯片晶圆背面压膜方式制备。

可选的，第一电感布线和第一电容布线，或第二电感布线和第二电容布线之间，根据封装电路设计可连接或不连接。

作为一种优选实施例，如图12所示，为第一电感布线和第二电感布线上下平行绕行，并在水平方向上平行延伸。其他实施例中，只要第一电感布线和第二电感布线来回绕行，当电感布线中电流发生变化时，周围的磁场也产生相应变化即可。

本实施例为垂直排布的电感布线与垂直排布的电容布线的组合封装结构，其可较好的应用于电感、电容较大的应用场合。

作为一种优选实施例，用于减缓电磁干扰的芯片封装结构的制造方法按如下步骤实施：

步骤1.参见图1，提供一具有第一表面101和与其相对的第二表面102硅基板圆片，所述第一表面上形成有至少一个朝向第二表面的下沉凹槽103，至少一个芯片2背面朝下贴装到所述下沉凹槽的槽底，所述芯片正面与所述硅基板第一表面平齐或接近平齐，所述芯片正面包含有焊垫201；

可选的，所述芯片与所述下沉凹槽槽底通过黏结胶3或干膜黏结。更优的，黏结胶或干膜为非导电聚合物胶或薄膜，粘接芯片与下沉凹槽底面。

优选的，所述下沉凹槽的形状可以是梯形、矩形或者其他几何形状。

步骤2.参见图2，通过涂布或压膜工艺，形成一层覆盖所述芯片侧壁与所述下沉凹槽之间的空隙、所述硅基体圆片的第一表面及所述芯片正面的第一绝缘层4，并在所述第一绝缘层上对应芯片的焊盘位置处制作第一绝缘层开口401，露出芯片正面的焊垫201；

可选的，所述第一绝缘层的材质为二氧化硅、氮化硅、聚合物绝缘材料中的一种。

优选的，所述第一绝缘层的制备采用低温化学汽相沉积或聚合物喷涂或聚合物旋涂的方法。

可选的，使芯片的焊垫暴露的方式可以是刻蚀、切割中的一种，当第一绝缘层的材质是光感材料时，可以通过光刻工艺使芯片的焊垫暴露出来，光刻工艺主要包括光刻胶的涂布，曝光，显影等操作。本实施例中，通过曝光显影使芯片的焊垫暴露出来。

步骤3.在所述第一绝缘层上形成第一金属重布线501、第一电感布线502和第一电容布线503，所述第一金属重布线透过所述第一绝缘层电连接所述芯片的焊垫。

具体的，如图3所示，在第一绝缘层上整面沉积第一种子层5形成第一种子层的方式可以为物理气象沉积。第一种子层的材质可以为Ni/Au、CrW/Cu、Ti/W/Cu/Ni/Au、Ti/Cu中的一种。

如图4所示，在第一种子层上涂布光刻胶6，并通过光刻工艺暴露出预设的第一金属重布线、第一电感布线、第一电容布线的线路图形。光刻工艺主要包括光刻胶6的涂布、曝光、显影等操作。

如图5所示，在暴露出的线路图形上通过电镀或化镀方式形成金属线路，最后去除线路图形外的种子层，形成第一金属重布线、第一电感布线、第一电容布线。

可选的，第一金属重布线、第一电感布线、第一电容布线，材质类型包括钛、铬、钨、铜、铝中的一种或几种。

优选的，形成第一金属重布线、第一电感布线、第一电容布线的方法为真空蒸镀法、物理气相沉积法中的一种。本实施例中铺设了一层，采用的方式是物理气相沉积，然后利用湿法刻蚀形成，其他实施例可以铺设多层结构。每层结构的材质为铝、镍、镍磷、银、铜、钴、金、钯中的一种。更优的，最外层金属是具有防氧化作用的金属，如银、金、钯中的一种。

优选的，所述第一金属重布线的厚度大于0.2微米。该厚度是增强第一金属重布线与焊垫连接的可靠性的最佳实施方式，当然也可以是其它厚度。

步骤4.参见图6，通过涂布或压膜工艺，形成一层覆盖所述第一金属重布线、所述第一电感布线、所述第一电容布线上的第二绝缘层7，并在所述第一金属重布线、第一电感布线处制作第二绝缘层开口。所述第二绝缘层的材质可为聚合物介质材料，其材质可与第一绝缘层材料相同。

优选的，所述第二绝缘层材质的介电常数根据所埋入的电感、电容确定；

优选的，所述第二绝缘层的厚度根据埋入的电容、电感性质与形状确定。

步骤5.在所述第二绝缘层上形成第二金属重布线801、第二电感布线802和第二电容布线803，所述第二金属重布线透过所述第二绝缘层电连接所述第一金属重布线，所述第二电感布线的部分线路透过所述第二绝缘层电连接所述第一电感布线的部分线路，使第一电感布线及第二电感布线构成连续绕行成电感布线，并使所述第二金属重布线中至少有一条线路延伸到所述芯片区域外的硅基板表面上。具体的，参见图7、图8、图9(同图3至图5的制作步骤一样)，如图7所示，在所述第二绝缘层上面制作至少一层连接所述第一金属重布线和第一电感布线的第二种子层8；

如图8所示，在所述第二种子层上形成聚合物胶，并通过光刻工艺形成第二金属重布线、第二电感布线、第二电容布线的线路图形。光刻工艺包括光刻胶9的涂布，曝光，显影等操作。如图9所示，在线路图形上形成第二金属重布线、第二电感布线和第二电容布线。

优选的，所述第二金属重布线的材质可与第一金属重布线材质相同。

步骤6.参见图10和图11，在第二金属重布线、第二电感布线、第二电容布线上上制作保护层10，并在其上预留做凸点或植焊球的位置形成保护层开口1001，并在该保护层开口处形成导电结构(焊球或凸点)；

可选的，所述保护层的材料为聚合物胶，其材质可与第一绝缘层和第二绝缘层材质可以相同。

步骤7.对硅基板圆片进行划片，形成单片用于减缓电磁干扰的芯片封装结构。

实施例2

如图13和图14所示，一种用于减缓电磁干扰的芯片封装结构，包括硅基板1和芯片2，硅基板具有第一表面101和与其相对的第二表面102，第一表面上形成有至少一个朝向第二表面的下沉凹槽103，至少一个芯片背面朝下贴装到所述下沉凹槽的槽底，芯片正面包含有焊垫201；芯片周侧与下沉凹槽侧壁之间、芯片正面及第一表面上形成有第一绝缘层4；第一绝缘层上形成有第一金属重布线501、连续绕行的第一电感布线502、中间间隔有电介质层的至少两个第一电容布线503，第一金属重布线、第一电感布线和第一电容布线透过第一绝缘层电连接芯片的焊垫；第一金属重布线、第一电感布线、第一电容布线上覆盖有保护层10，第一金属重布线中至少有一条线路延伸到芯片区域外的硅基板表面上；所述第一金属重布线上连接有透过所述保护层的焊球/凸点11。

可选的，第一电感布线和第一电容布线根据封装电路设计可连接或不连接。

本实施例为水平排布的电感布线与水平排布的电容布线的组合封装结构，其可较好的应用于电感、电容较小的应用场合。

在其他实施例中，芯片表面的电感布线和电容布线还可以为垂直结构和水平结构的组合，比如，垂直的电感布线和水平的电容布线组合封装，或水平的电感布线和垂直的电容布线组合封装。

综上，本发明用于减缓电磁干扰的芯片封装结构及其封装方法，通过在硅基板上制作下沉凹槽，并将芯片正面焊垫朝上埋入下沉凹槽，这样，节省了封装空间，且硅基板可以制作精细布线，通过在芯片正面及硅基板第一表面上形成有水平排布或垂直排布的电感布线，且所述第一绝缘层上形成有水平排布或垂直排布的电容布线，第一金属重布线或第二金属重布线及焊球延伸至硅基板表面上，实现了将芯片焊垫电性扇出至硅基板表面，提高了封装可靠性，工艺简单，成本低；水平排布或垂直排布的电感布线构成电感，且水平排布或垂直排布的电容布线及其间电介质层构成电容，带有滤波特性的电感和电容能够减缓芯片内部线路之间信号的串扰，滤除不需要的电信号，增强封装产品的可靠性和性能，同时降低成本。

以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。