一种高一致性阻变存储器及其制备方法与流程

本发明属于半导体(semiconductor)和CMOS超大规模集成电路(ULSI)中的非挥发性存储器(Non-volatile Memory)技术领域，具体涉及一种具有高一致性的阻变存储器(resistive random access memory)的器件结构设计及其制备方法。

背景技术：

自晶体管发明以来，半导体和集成电路技术的发展推动着整个信息产业乃至科技的进步。近半个世纪以来，遵循摩尔定律的预测，基于CMOS技术的存储器件集成度以每18个月翻一倍的速度快速增长。然而随着特征尺寸不断缩小，尤其是进入纳米尺寸节点后，目前主流存储器的尺寸缩小都将达到极限。传统非挥发性存储器在尺寸持续缩小的过程中面临着越来越多的挑战，如参数的随机涨落显著增加，可靠性问题日益严峻等。占当前市场主要份额的闪存(flash)由于在尺寸缩小、功耗和速度等方面的限制，已经不能完全满足非易失性存储器发展的要求。多种新型非挥发性存储器技术应运而生，包括铁电存储器(FeRAM)、磁存储器(MRAM)、相变存储器(PRAM)，阻变存储器(RRAM)等。阻变存储器在高集成度、低功耗和读写速度等方面的优势使之成为了新一代存储器中的有力竞争者。但是RRAM目前的技术发展离实际应用还有一定差距，其面临的技术挑战主要包括：器件一致性问题、开关速度优化等。本发明即针对以上问题提出解决方案。

阻变存储器依靠在不同外加电压激励下实现高阻态(“0”状态)和低阻态(“1”状态)之间可逆的状态转换，在撤除电压激励后可以保持高阻态和低阻态，从而实现数据的非易失性存储。阻变存储器由结构简单的金属-阻变层-金属的三明治结构构成，因此可以通过简单的crossbar结构来实现超大规模和极高密度的阻变存储器阵列，减小了由于增加晶体管作为选择管所带来的面积消耗，其特征尺寸面积可以减小到4F2。此外，集成密度可以进一步通过堆叠多层crossbar结构形成3D结构而得到巨大的提升。

然而由于阻变存储器中的导电通道的具有随机产生和熔断的特点，因此会导致器件的一致性产生问题，即相应阻变的各项参数，如操作电压、高阻态和低阻态阻值等会在不同器件和同一器件不同开关过程中有所波动。这一不稳定的特性制约了阻变存储器集成密度的提高，同时也增加了外围电路设计的难度，因此降低器件波动性，提升器件一致性对于阻变存储器的产业化应用有着重要的意义。本发明即主要针对以上一致性问题提出解决方案。

技术实现要素：

本发明提出了一种基于采用传统CMOS工艺来实现具有高一致性的阻变存储器件，以期降低阻变存储器导电通道的随机产生和熔断所带来的问题。

本发明采用的技术方案如下：

一种高一致性阻变存储器，包括衬底和位于衬底上的下层电极-阻变薄膜-上层电极结构，下层电极位于衬底之上，上、下层电极之间为阻变薄膜，掺杂区域为器件工作区域(上下电极之间的阻变薄膜区域)的50％—10％。

进一步地，掺杂区域位于器件工作区域的中心位置。

进一步地，所述掺杂金属均为元素序数大于阻变材料中金属氧化物中金属的元素序数。

进一步地，阻变薄膜的金属掺杂剂量范围(10¹⁰—10²⁵/cm³)，具体参数可以根据器件操作电流的范围进行计算调整。

进一步地，所述电极-阻变层-电极结构可以是Metal-Insulator-Metal电容结构、Metal-Semiconductor-Metal电容结构等，采用简单的“三明治”结构。

可选地，所述电极由金属材料通过半导体CMOS工艺实现。所述电极可采用多种金属材料，如Ti、Al、Au、W、Cu和TiN等。

可选地，所述阻变薄膜即中间功能层可采用具有优良阻变特性的过渡金属氧化物及其他氧化物，如TaO_x、HfO_x、SiO_x，或者SrTiO₃等；也可采用有机材料，如parylene等。

可选地，所述衬底可采用Si或者SiO₂衬底。

本发明的另一目的在于制备上述高一致性阻变存储器的方法，包括如下步骤：

1)在衬底上定义出下电极的图形；采用磁控溅射的方法淀积金属，剥离形成下电极；

2)采用溅射的方式淀积阻变薄膜；

3)利用光刻在光刻胶上定义出局部掺杂的区域；

4)采用离子注入的方式对阻变薄膜进行金属掺杂；

5)定义上电极和下电极引出孔图形，淀积金属电极，剥离形成上电极和下电极引出孔，制备得到如权利要求1所述阻变存储器。

本发明并不是通过简单的引入杂质来提高阻变存储器的一致性，而是通过局域化掺杂金属元素，通过局部注入区域、注入能量、注入剂量及选取特定金属元素这四个维度参数的共同作用，从而达到提高器件一致性的目的。通过以上参数的优化调整，阻变存储器的到底通道更加容易在局域化掺杂的区域形成熔断，从而将导电通道的随机产生与熔断限定在局部掺杂的区域内，有效降低了导电通道的随机性，从而提高阻变存储器的一致性。阻变存储一致性的提高对存储阵列的集成密度和阻变存储器的大规模量产有着重要的意义。

附图说明

图1本发明采用传统的DC Sweep方式得到的其阻变过程的电流-电压(I-V)特性示意图；

图2-6对应于实施例的实施步骤；

图7为图2-图6的图例；

图8为本发明实施例实验结果示意图。

具体实施方式

下面结合附图和具体实施例，对本发明进行进一步描述。

下面实施例分别采用TaO_x和Au分别作为阻变层和注入元素实现高一致性阻变存储器件的制备。给出关键工艺步骤所采用的材料，并给出高一致性阻变存储器件的实施例。

基于氧化钽的阻变存储器有着优异的存储器性能，包括超高的耐久性、超快的开关速度和良好的保持特性。此外，氧化钽还有着热稳定性高、化学性质不活泼等特点。金作为非常稳定的惰性金属元素，作为杂质掺入到氧化钽中可以不被氧化，从而可以在特定条件下形成纳米晶，使得导电通道倾向于沿着具有金掺杂的区域形成和熔断。二两种材料的优势相结合，加上物理机制层面的设计和优化的工艺参数，即可实现提高阻变存储器一致性的目的，对于阻变存储器crossbar结构阵列集成密度的提升和大规模生产有着重要的意义。

具体实施例如下：

1)选择所采用的衬底材料，可根据用途进行选择；例如选择Si衬底；

2)光刻定义出下电极图形，并采用PVD或蒸发淀积金属下电极，下电极材料可以是Pt、TaN、Ir等，如图2所示；

3)采用PVD反应溅射方法制备一层阻变薄膜材料：具体材料可以是TaOx，HfOx等，厚度在30nm-100nm之间，如图3所示；

4)光刻定义出局部掺杂的区域，即器件的上、下电极交叉(叠)区域的对称中心区域，注入面积为器件面积即上电极面积的二分之一，并采用离子注入注入Au⁺离子，如图4所示；

5)光刻定义出下电极引出孔，采用干法刻蚀的方法在定义出来的图形上刻蚀出下电极引出孔，刻蚀厚度为所淀积的阻变材料和能带修饰层材料厚度的和，并去除光刻胶，如图5所示；

6)在上面的基础上光刻上电极图形，并采用PVD或蒸发淀积金属上电极，上电极材料可以是Ta、TiN等，剥离形成上电极图形，如图6所示。

对于采用上述方法制备的阻变存储器，采用传统的DC Sweep方式得到的其阻变过程的电流-电压(I-V)特性如图1所示：图中1——器件在正向电压的激励下由高阻态向低阻态的跃变过程；2——低阻态保持过程；3——器件在负向电压的激励下由低阻态向高阻态的跃变过程；4——高阻态保持过程。

使器件的下电极接地，则上电极的电压可以控制存储器的阻值，使其发生高阻和低阻之间的转换，即存储器“0”，“1”两个状态之间的转换，证明可以在电极结中间的阻变夹层的表面实现阻变效应。如图8所示，操作电压和高低阻态的分布表明器件有着非常好的一致性，证明本技术方案可以有效的提高阻变存储器的一致性。

以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求所述为准。