1.一种集成电路，包括：
一第一导体及一第二导体，设置于上述集成电路的一层中，其中上述第一导体面朝一第一方向，上述第二导体面朝与上述第一方向垂直的一第二方向，且上述第二导体电性连接至上述第一导体；
一第三导体，设置于上述集成电路的另一层中，面朝上述第二方向以及位在上述第二导体之上；
一第一介层窗，连接上述第一导体及第三导体；以及
一第二介层窗，连接上述第二导体及第三导体。
2.如权利要求1所述的集成电路，其中上述第一及第三导体偏压至上述集成电路的一负电源电压。
3.如权利要求2所述的集成电路，其中上述第一导体、上述第二导体及上述第三导体用以建立沿着上述第一导体远离上述第一介层窗的一第一电子路径以及沿着上述第二导体至上述第一介层窗的一第二电子路径，其中上述第一电子路径的电流密度大于上述第二电子路径的电流密度。
4.如权利要求1所述的集成电路，其中上述第一导体及上述第三导体偏压至上述集成电路的一正电源电压。
5.如权利要求4所述的集成电路，其中上述第一导体、上述第二导体以及上述第三导体用以建立沿着上述第一导体至上述第一介层窗的一第一电子路径以及沿着上述第二导体至上述第一介层窗的一第二电子路径，其中上述第一电子路径的电流密度大于上述第二电子路径的电流密度。
6.如权利要求1所述的集成电路，还包括：
一第四导体，设置于上述集成电路的上述层中，面朝上述第二方向，其中上述第四导体电性连接至相对于上述第二导体的上述第一导体；以及
一第三介层窗，连接上述第三导体及上述第四导体。
7.如权利要求1所述的集成电路，还包括：
一第四导体，设置于上述集成电路的上述层中，平行于上述第二导体，且电性连接至上述第一导体；
一第五导体，设置于上述集成电路的上述层中，平行于上述第三导体，且位于上述第四导体之上；
一第三介层窗，连接上述第一导体及上述第五导体；以及
一第四介层窗，连接上述第四导体及上述第五导体。
8.一种集成电路，包括：
一第一导体及一第二导体，设置上述集成电路的一层中，其中上述第一导体面朝一第一方向，上述第二导体面朝与上述第一方向垂直的一第二方向，以及上述第二导体实体连接至上述第一导体；
一第三导体，设置上述集成电路的另一层中，面朝上述第二方向，且位在上述第二导体之上；
一第一介层窗，连接上述第一导体及上述第三导体；
一第二介层窗，连接上述第二导体及上述第三导体；以及
一N型主动区，位于上述集成电路的一层的下方且电性连接至上述第二导体，其中上述第一导体及上述第三导体为上述集成电路的电源轨且用以被偏压至一第一电压。
9.如权利要求8所述的集成电路，还包括一第四导体，设置上述集成电路的上述层中，上述第四导体面朝第一方向，其中上述第二导体与上述第四导体分是隔开的，其中上述第四导体为上述集成电路的一电源轨且用以偏压至与上述第一电压不同的一第二电压。
10.一种集成电路，包括：
一第一导体及一第二导体，设置于上述集成电路的一层中，其中上述第一导体面朝一第一方向，上述第二导体面朝与上述第一方向垂直的一第二方向，以及上述第二导体的一部分连接至上述第一导体；
一第三导体，设置于上述集成电路的另一层中，面朝上述第二方向且位在上述第二导体之上；
一第一介层窗，连接上述第一导体及上述第三导体；
一第二介层窗，连接上述第二导体及上述第三导体；
一N型主动区，位于上述集成电路的上述层的下方且电性连接至上述第二导体；以及
一第四导体，设置于上述集成电路的上述层中，且面朝上述第一方向，其中：
上述第二导体与上述第四导体分隔开；
上述第一导体、上述第三导体以及上述第四导体为上述集成电路的电源轨；
上述第一导体及上述第三导体用以偏压至一第一电压；以及
上述第四导体用以偏压至与上述第一电压不同的一第二电压。