芯片电容器及其制造方法与流程

技术领域

本发明涉及芯片电容器及其制造方法。

背景技术：

专利文献1公开了一种激光微调电容器，其在基底基板的表面隔着内部电极而形成电介质层，并在该电介质层上与所述内部电极对置地形成有可通过激光微调的上部电极。上部电极的一部分通过激光而被去除，由此，电极间的静电电容调整为期望的值。

先行技术文献

专利文献

专利文献1：JP特开2001-284166号公报

技术实现要素：

发明要解决的课题

在上述那样的构造中，在需要多种电容值的电容器的情况下，需要分个设计与该多个电容值对应的多种电容器。故而，为了设计而需要长的期间，且为了设计而需要投入很多精力。而且，在搭载电容器的设备的规格变更而需要新的电容值的电容器时，不能迅速地对应。

为此，本发明的目的在于，提供能以公共的设计来容易且迅速地与多种电容值对应的芯片电容器及其制造方法。

用于解决课题的手段

技术方案1记载的发明是一种芯片电容器，包含：基板；第1外部电极，其配置于所述基板上；第2外部电极，其配置于所述基板上；多个电容器元件，其包含形成于所述基板上的第1电极膜、形成于所述第1电极膜上的第1电容膜、按照与所述第1电极膜对置的方式形成于所述第1电容膜上的第2电极膜、形成于所述第2电极膜上的第2电容膜、以及按照与所述第2电极膜对置的方式形成于所述第2电容膜上的第3电极膜，且所述多个电容器元件连接于所述第1外部电极以及所述第2外部电极之间；以及多个熔断器，其形成于所述基板上，分别插在所述多个电容器元件与所述第1外部电极或所述第2外部电极之间，且能将所述多个电容器元件分别隔出。

根据该构成，在配置于基板上的第1以及第2外部电极之间连接有多个电容器元件。而且，在多个电容器元件与第1或第2外部电极之间，设置有能将该多个电容器元件分别隔出的多个熔断器。为此，通过选择一个或多个熔断器来切断，能容易且迅速地与多种电容值对应。换言之，能对多种电容值的芯片电容器应用公共的设计。

进而在本发明中，由第1电极膜、第1电容膜以及第2电极膜来形成一个电容器构造，由第2电极膜、第2电容膜以及第3电极膜形成另外的电容器构造。即，在基板上形成有多层的电容器构造，因此能谋求芯片电容器的大电容化。即，即使以小的基板尺寸也能提供大电容电容器，若为相同的电容，则能提供更小型的芯片电容器。

技术方案2记载的发明是所述多个电容器元件具有彼此不同的电容值的技术方案1中记载的芯片电容器。基于该构成，通过将电容值不同的多个电容器元件进行组合，能以公共的设计来实现各种电容值的芯片电容器。技术方案3记载的发明是所述多个电容器元件的电容值被设定为呈等比数列的技术方案2中记载的芯片电容器。基于该构成，通过适当地选择要连接于第1外部电极以及第2外部电极之间的多个电容器元件，能将芯片电容器的电容值准确地契合至期望的电容值。例如，通过将所述等比数列的公比设为2，从而能以该等比数列的初项(该数列内为最小值的项)的精度来契合芯片电容器的电容值。

技术方案4记载的发明是所述多个熔断器当中的至少一个被切断的技术方案1～3的任一项中记载的芯片电容器。契合至电容值的芯片电容器存在1个或多个熔断器被切断的情况。通过熔断器的切断，能选择连接于第1外部电极以及第2外部电极之间的电容器元件，由此，能实现需要的电容值的芯片电容器。

技术方案5记载的发明是所述第2电极膜被分割为多个第2电极膜部分、且所述多个熔断器与所述多个第2电极膜部分分别连接的技术方案1～4的任一项中记载的芯片电容器。根据该构成，不仅通过在第1电极膜与第2电极膜之间夹持第1电容膜来构成了电容器构造，而且通过在第2电极膜与第3电极膜之间夹持第2电容膜来构成了另外的电容器构造。而且，通过将第2电极膜分割为多个第2电极膜部分，从而各第2电极膜部分与第1以及第3电极膜对置，由此多个电容器元件被设置于基板上。而且，通过将多个电容器元件当中与相应的第2电极膜部分对应的熔断器切断，能构成具有需要的电容值的芯片电容器。

技术方案6记载的发明是所述多个第2电极膜部分以彼此不同的对置面积来与所述第1电极膜以及所述第3电极膜对置的技术方案5中记载的芯片电容器。基于该构成，与对置面积彼此不同的多个第2电极膜部分对应的多个电容器元件将具有彼此不同的电容值。由此，通过对它们适当地组合，能实现多种电容值的芯片电容器。更具体而言，通过将与选择出的多个电容器元件以外的电容器元件对应的熔断器切断来将它们从第1以及第2外部电极之间隔出，能构成具有需要的电容值的芯片电容器。

技术方案7记载的发明是所述多个第2电极膜部分的所述对置面积被设定为呈等比数列的技术方案6中记载的芯片电容器。基于该构成，能将被设定为电容值呈等比数列的多个电容器元件设置于基板上。由此，能实现多种电容值的芯片电容器，且电容值的微调整也能通过熔断器的切断来进行。

技术方案8记载的发明是所述第1电极膜被分割为多个第1电极膜部分，且所述多个熔断器与所述多个第1电极膜部分分别连接的技术方案1～7的任一项中记载的芯片电容器。根据该构成，通过将第1电极膜分割为多个第1电极膜部分，从而各第1电极膜部分与第2电极膜对置，由此多个电容器元件将被设置于基板上。而且，通过将多个电容器元件当中与相应的第1电极膜部分对应的熔断器切断，能构成具有需要的电容值的芯片电容器。

技术方案9记载的发明是所述多个第1电极膜部分以彼此不同的对置面积来与所述第2电极膜对置的技术方案8中记载的芯片电容器。基于该构成，与对置面积彼此不同的多个第1电极膜部分对应的多个电容器元件将具有彼此不同的电容值。由此，通过将它们适当地组合，能实现多种电容值的芯片电容器。更具体而言，通过将与选择出的多个电容器元件以外的电容器元件对应的熔断器切断来将它们从第1以及第2外部电极之间隔出，能构成具有需要的电容值的芯片电容器。

技术方案10记载的发明是所述多个第1电极膜部分的所述对置面积被设定为呈等比数列的技术方案9中记载的芯片电容器。基于该构成，能将被设定为电容值呈等比数列的多个电容器元件设置于基板上。由此，能实现多种电容值的芯片电容器，且电容值的微调整也能通过熔断器的切断来进行。

技术方案11记载的发明是所述第3电极膜被分割为多个第3电极膜部分，且所述多个熔断器与所述多个第3电极膜部分分别连接的技术方案1～10的任一项中记载的芯片电容器。根据该构成，通过将第3电极膜分割为多个第3电极膜部分，从而各第3电极膜部分与第2电极膜对置，由此多个电容器元件将被设置于基板上。而且，通过将多个电容器元件当中与相应的第3电极膜部分对应的熔断器切断，能构成具有需要的电容值的芯片电容器。

技术方案12记载的发明是所述多个第3电极膜部分以彼此不同的对置面积来与所述第2电极膜对置的技术方案11中记载的芯片电容器。基于该构成，与对置面积彼此不同的多个第3电极膜部分对应的多个电容器元件将具有彼此不同的电容值。由此，通过将它们适当地组合，能实现多种电容值的芯片电容器。更具体而言，通过将与选择出的多个电容器元件以外的电容器元件对应的熔断器切断来将它们从第1以及第2外部电极之间隔出，能构成具有需要的电容值的芯片电容器。

技术方案13记载的发明是所述多个第3电极膜部分的所述对置面积被设定为呈等比数列的技术方案12中记载的芯片电容器。基于该构成，能将被设定为电容值呈等比数列的多个电容器元件设置于基板上。由此，能实现多种电容值的芯片电容器，且电容值的微调整也能通过熔断器的切断来进行。

技术方案14记载的发明是所述多个熔断器错开位置地进行配置使得在垂直朝下看所述基板的主面的俯视下不相重叠的技术方案1～13的任一项中记载的芯片电容器。根据该构成，通过从相对于基板的主面而垂直的方向照射激光，能仅切断期望的熔断器，能避免误将另外的熔断器切断。由此，能将芯片电容器的电容值可靠地契合至目标值。

技术方案15记载的发明是所述第1电极膜、所述第2电极膜或所述第3电极膜与所述熔断器由相同的导电性材料的膜形成的技术方案5～13的任一项中记载的芯片电容器。基于该构成，能将电极膜部分与熔断器由公共的导电性材料膜构成。而且，通过将与各电极膜部分对应的熔断器切断，能将该电极膜部分隔出。

技术方案16记载的发明是一种芯片电容器的制造方法，包含：在基板上形成多个电容器元件的工序；在基板上形成第1外部电极以及第2外部电极的工序；以及在所述基板上形成按照能将所述多个电容器元件分别隔出的方式与所述第1外部电极或第2外部电极连接的多个熔断器的工序，所述形成多个电容器元件的工序包含：在所述基板上形成第1电极膜的工序；在所述第1电极膜上形成第1电容膜的工序；在所述第1电容膜上按照与所述第1电极膜对置的方式形成第2电极膜的工序；在所述第2电极膜上形成第2电容膜的工序；在所述第2电容膜上按照与所述第2电极膜对置的方式形成第3电极膜的工序；以及将所述第1电极膜、所述第2电极膜以及所述第3电极膜的至少一个分割为多个电极膜部分的工序。

基于该方法，通过将根据需要的电容值而选择出的熔断器切断，从而能在成为公共的设计的同时，制造多个电容值的芯片电容器。另外，即使以小的基板尺寸也能提供大电容电容器，若是相同的电容则能提供更小型的芯片电容器。技术方案17记载的发明是所述熔断器形成为与所述多个电极膜部分分别连接的技术方案16中记载的芯片电容器的制造方法。根据该方法，通过将由多个电极膜部分设置于基板上的多个电容器元件当中与相应的电极膜部分对应的熔断器切断，能构成具有需要的电容值的芯片电容器。

技术方案18记载的发明是所述多个电极膜部分形成为对于按照夹持所述第1电容膜或所述第2电容膜的方式而对置的电极膜，以彼此不同的对置面积来对置的技术方案16或17中记载的芯片电容器的制造方法。基于该方法，通过使多个电极膜部分以彼此不同的对置面积来与电极膜对置，能将电容值不同的多个电容器元件形成于基板上。因此，通过适当地选择不同的电容值的电容器元件来组合，能制造多种电容值的芯片电容器。

技术方案19记载的发明是所述多个电极膜部分的所述对置面积被设定为呈等比数列的技术方案18中记载的芯片电容器的制造方法。基于该方法，能将电容值被设定为呈等比数列的多个电容器元件形成于基板上。由此，通过适当地选择多个电容器元件来组合，能提供多种电容值的芯片电容器，且能实现对期望的电容值的准确的契合。

技术方案20记载的发明是所述多个熔断器错开位置地进行配置从而形成为在垂直朝下看所述基板的主面的俯视下不相重叠的技术方案16～19的任一项中记载的芯片电容器的制造方法。基于该方法，通过从相对于基板的主面而垂直的方向照射激光，能仅切断期望的熔断器，能避免误将另外的熔断器切断。由此，能将芯片电容器的电容值可靠地契合至目标值。

技术方案21记载的发明是所述第1电极膜、所述第2电极膜或所述第3电极膜与所述熔断器由相同的导电性材料的膜形成的技术方案16～20的任一项中记载的芯片电容器的制造方法。基于该方法，能使电极膜部分与熔断器由相同的导电性材料的膜形成，因此能将它们从同一膜进行图案化而形成。由此，制造工序变得简单。

技术方案22记载的发明是还包含切断所述多个熔断器当中的至少一个的熔断器切断工序的技术方案16～21的任一项中记载的芯片电容器的制造方法。基于该方法，通过适当地选择要切断的熔断器，能将芯片电容器的电容值契合至期望的电容值。即，通过适当地选择要与第1以及第2外部电极连接的电容器元件，并将与除此以外的电容器元件对应的熔断器切断，能制造契合至期望的电容值的芯片电容器。

技术方案23记载的发明是还包含对所述多个电容器元件的总电容值进行测量的工序、以及基于所述测量出的总电容值来选择应进行所述切断的熔断器的工序，且在所述熔断器切断工序中切断选择出的所述熔断器的技术方案22中记载的芯片电容器的制造方法。基于该方法，对多个电容器元件的总电容值进行测量，并基于其测量结果来选择要切断的熔断器，因此能使芯片电容器的电容值可靠地成为目的电容值。

技术方案24记载的发明是还包含在切断了所述熔断器后形成覆盖所述熔断器的切断部的保护膜的工序的技术方案22或23中记载的芯片电容器的制造方法。基于该方法，熔断器的切断部被保护膜覆盖，因此能避免异物或水分侵入切断部，从而不仅能以公共的设计来实现多种电容值，而且能制造可靠性高的芯片电容器。

附图说明

图1是本发明的第1实施方式所涉及的芯片电容器的俯视图。

图2是从图1的切断面线II-II观察的断面图。

图3是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。

图4是表示所述芯片电容器的内部的电气构成的电路图。

图5是用于说明所述芯片电容器的制造工序的一例的流程图。

图6A、图6B以及图6C是用于说明与熔断器的切断关联的工序的断面图。

图7是用于说明本发明的第2实施方式所涉及的芯片电容器的构成的俯视图。

图8是用于说明本发明的第3实施方式所涉及的芯片电容器的构成的分解立体图。

图9是本发明的第3实施方式所涉及的芯片电容器的示意性的俯视图。

图10是第1参考例的第1实施方式所涉及的芯片电容器的俯视图。

图11是从图10的切断面线XI-XI观察的断面图。

图12是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。

图13是表示所述芯片电容器的内部的电气构成的电路图。

图14是用于说明所述芯片电容器的制造工序的一例的流程图。

图15A、图15B以及图15C是用于说明与熔断器的切断关联的工序的断面图。

图16是用于说明第1参考例的第2实施方式所涉及的芯片电容器的构成的俯视图。

图17是用于说明第1参考例的第3实施方式所涉及的芯片电容器的构成的分解立体图。

图18是第2参考例的第1实施方式所涉及的芯片电容器的俯视图。

图19是从图18的切断面线IXX-IXX观察的断面图。

图20是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。

图21是所述芯片电容器的电气等效电路图。

图22是表示所述芯片电容器的内部的电气构成的电路图。

图23是用于说明所述芯片电容器的制造工序的一例的流程图。

图24A、图24B以及图24C是用于说明与熔断器的切断关联的工序的断面图。

图25是用于说明第2参考例的第2实施方式所涉及的芯片电容器的构成的俯视图。

图26是用于说明第2参考例的第3实施方式所涉及的芯片电容器的构成的分解立体图。

图27是第3参考例的第1实施方式所涉及的芯片电容器的俯视图。

图28是从图27的切断面线XXVIII-XXVIII观察的断面图。

图29是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。

图30是所述芯片电容器的电气等效电路图。

图31是表示所述芯片电容器的阻抗特性的曲线图。

图32是表示基板的有效电阻区域的大小的芯片形状的图。

图33是表示所述芯片电容器的内部的电气构成的电路图。

图34是用于说明所述芯片电容器的制造工序的一例的流程图。

图35A、图35B以及图35C是用于说明与熔断器的切断关联的工序的断面图。

图36是用于说明第3参考例的第2实施方式所涉及的芯片电容器的构成的俯视图。

图37是用于说明第3参考例的第3实施方式所涉及的芯片电容器的构成的分解立体图。

图38是第4参考例的第1实施方式所涉及的芯片电容器的俯视图。

图39是从图38的切断面线XXXIX-XXXIX观察的断面图。

图40是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。

图41是表示所述芯片电容器的内部的电气构成的电路图。

图42是用于说明所述芯片电容器的制造工序的一例的流程图。

图43A、图43B以及图43C是用于说明与熔断器的切断关联的工序的断面图。

图44是用于说明第4参考例的第2实施方式所涉及的芯片电容器的构成的俯视图。

图45是用于说明第4参考例的第3实施方式所涉及的芯片电容器的构成的断面图。

图46是将图45的芯片电容器的一部分的构成分离出来表示的分解立体图。

图47是用于说明第4参考例的第4实施方式所涉及的芯片电容器的构成的断面图。

图48是第5参考例的第1实施方式所涉及的芯片电容器的俯视图。

图49是从图48的切断面线XLIX-XLIX观察的断面图。

图50是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。

图51是表示所述芯片电容器的内部的电气构成的电路图。

图52是用于说明所述芯片电容器的制造工序的一例的流程图。

图53A、图53B以及图53C是用于说明与熔断器的切断关联的工序的断面图。

图54是用于说明第5参考例的第2实施方式所涉及的芯片电容器的构成的俯视图。

图55是用于说明第5参考例的第3实施方式所涉及的芯片电容器的构成的分解立体图。

具体实施方式

以下，参照附图来详细说明本发明的实施方式。图1是本发明的第1实施方式所涉及的芯片电容器的俯视图，图2是其断面图，示出了从图1的切断面线II-II观察的切断面。进而，图3是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。芯片电容器1具备：基板2、配置于基板2上的第1外部电极3、以及同样配置于基板2上的第2外部电极4。基板2在本实施方式中，在垂直朝下看基板2的主面(表面)2A的俯视下具有将四个角倒角后的矩形形状。在基板2的长边方向两端部分别配置有第1外部电极3以及第2外部电极4。第1外部电极3以及第2外部电极4在本实施方式中具有沿基板2的短边方向延伸的大致矩形的平面形状，在与基板2的角对应的各2处具有倒角部。在基板2上，在第1外部电极3以及第2外部电极4之间的电容器配置区域5内配置有多个电容器元件C1～C19。多个电容器元件C1～C19经由多个熔断器组件7(熔断器)而分别与第1外部电极3电连接。在本实施方式中，电容器元件C11位于电容器元件C1的正上方，同样，在电容器元件C12～C19中对应的电容器元件(标号的末尾的数字相同的电容器元件)位于电容器元件C2～C9的各自的正上方。故而，该芯片电容器1具有将电容器元件上下层叠后的多层(在此2层)的电容器构造。

如图2以及图3所示，在基板2的表面形成有绝缘膜8，在绝缘膜8的表面形成有第1电极膜11。第1电极膜11形成为不仅跨电容器配置区域5的大致全域，而且延伸至第2外部电极4的正下方的区域。更具体而言，第1电极膜11具有：作为电容器元件C1～C9的公共的下部电极而发挥功能的电容器电极区域11A、以及用于外部电极引出的焊盘区域11B。电容器电极区域11A位于电容器配置区域5，焊盘区域11B位于第2外部电极4的正下方。

在电容器配置区域5按照覆盖第1电极膜11(电容器电极区域11A)的方式形成有第1电容膜(电介质膜)12。第1电容膜12跨电容器电极区域11A的全域而连续，在本实施方式中，进而延伸至第1外部电极3的正下方的区域，覆盖了电容器配置区域5外的绝缘膜8。在第1电容膜12之上，形成有第2电极膜(电容调整电极膜)13。在图1中，为了明确，将第2电极膜13着色示出。第2电极膜13具有：位于电容器配置区域5的电容器电极区域13A、位于第1外部电极3的正下方的焊盘区域13B、以及配置于焊盘区域13B与电容器电极区域13A之间的熔断器区域13C。

在电容器电极区域13A，第2电极膜13被分割为多个(第2)电极膜部分131～139。在本实施方式中，各电极膜部分131～139均形成为矩形形状，从熔断器区域13C起向着第2外部电极4以带状延伸。多个电极膜部分131～139以多种彼此不同的对置面积，夹持第1电容膜12而与第1电极膜11对置。更具体而言，电极膜部分131～139相对于第1电极膜11的对置面积可以规定为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分131～139包含对置面积不同的多个电极膜部分，更具体而言，包含具有被设定为呈公比为2的等比数列的(相对于第1电极膜11的)对置面积的多个电极膜部分131～138(或131～137，139)。由此，由各电极膜部分131～139以及夹持第1电容膜12而对置的第1电极膜11分别构成的多个电容器元件C1～C9包含具有彼此不同的电容值的多个电容器元件。在电极膜部分131～139的对置面积之比如前所述的情况下，电容器元件C1～C9的电容值之比与该对置面积之比相等，成为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电容器元件C1～C9将包含电容值被设定为呈公比为2的等比数列的多个电容器元件C1～C8(或C1～C7，C9)。

在本实施方式中，电极膜部分131～135形成为宽度相等、且长度之比设定为1∶2∶4∶8∶16的带状。另外，电极膜部分135，136，137，138，139形成为长度相等、且宽度之比设定为1∶2∶4∶8∶8的带状。电极膜部分135～139延伸形成为跨从电容器配置区域5的第1外部电极3侧的端缘起至第2外部电极4侧的端缘为止的范围，电极膜部分131～134形成得比其短。

焊盘区域13B形成为与第1外部电极3为大致相似形，具有包含与基板2的角部对应的2个倒角部的大致矩形的平面形状。沿该焊盘区域13B的一个长边(相对于基板2的周缘为内方侧的长边)配置有熔断器区域13C。熔断器区域13C包含沿焊盘区域13B的所述1个长边而排列的多个熔断器组件7。熔断器组件7以相同的材料与第2电极膜13的焊盘区域13B一体形成。多个电极膜部分131～139与1个或多个熔断器组件7一体形成，经由这些熔断器组件7与焊盘区域13B连接，并经由该焊盘区域13B与第1外部电极3电连接。面积较小的电极膜部分131～136通过一个熔断器组件7而与焊盘区域13B连接，面积较大的电极膜部分137～139经由多个熔断器组件7而与焊盘区域13B连接。不需要使用全部的熔断器组件7，在本实施方式中，一部分的熔断器组件7处于未使用状态。

熔断器组件7包含：用于与焊盘区域13B进行连接的第1幅宽部7A和用于与电极膜部分131～139进行连接的第2幅宽部7B；以及对第1以及第2幅宽部7A、7B之间进行连接的幅窄部7C。幅窄部7C构成为能通过激光进行切断(熔断)。由此，能将电极膜部分131～139当中不需要的电极膜部分通过熔断器组件7的切断而从第1以及第2外部电极3、4电气式隔出。

如图2所示，按照覆盖第2电极膜13的方式形成有第2电容膜(电介质膜)17。第2电容膜17跨第2电极膜13的全域而连续，在本实施方式中，进而，还覆盖在第1电容膜12中未配置第2电极膜13的部分。在第2电容膜17之上形成有第3电极膜16。第3电极膜16具有：位于电容器配置区域5的电容器电极区域16A、以及位于第1电极膜11的焊盘区域11B的正上方(俯视下重叠的区域)的焊盘区域16B。

在此情况下，在电容器配置区域5，第1电极膜11的电容器电极区域11A与第2电极膜13的电容器电极区域13A夹持第1电容膜12而对置，第2电极膜13的电容器电极区域13A与第3电极膜16的电容器电极区域16A夹持第2电容膜17而对置。另外，第2电极膜13的电容器电极区域13A中的多个电极膜部分131～139(参照图1)以多种彼此不同的对置面积夹持第2电容膜17而与第3电极膜16对置。更具体而言，电极膜部分131～139相对于第3电极膜16的对置面积与相对于第1电极膜11的情况同样，可以规定为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分131～139包含对置面积不同的多个电极膜部分，更具体而言，包含具有被设定为呈公比为2的等比数列的(相对于第3电极膜16的)对置面积的多个电极膜部分131～138(或131～137，139)。由此，由各电极膜部分131～139以及夹持第2电容膜17而对置的第3电极膜16分别构成的多个电容器元件C11～C19包含具有彼此不同的电容值的多个电容器元件。在电极膜部分131～139的对置面积之比如前所述的情况下，电容器元件C11～C19的电容值之比与该对置面积之比相等，成为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电容器元件C11～C19将包含电容值被设定为呈公比为2的等比数列的多个电容器元件C11～C18(或C11～C17，C19)。

而且，在本实施方式中，电容器元件C1～C9的每一个、与电容器元件C11～C19中的对应的电容器元件(标号的末尾的数字相同的电容器元件)具有电极膜部分131～138当中公共的电极膜部分，因此具有相等的电容值。如此，在芯片电容器1中，由第1电极膜11、第1电容膜12以及第2电极膜13形成一个电容器构造，由第2电极膜13、第2电容膜17以及第3电极膜16形成另外的电容器构造。即，在基板2上形成有多层(在此2层)的电容器构造，因此能谋求芯片电容器1的大电容化。即，即使以小的基板2尺寸也能提供大电容电容器，若是相同的电容则能提供更小型的芯片电容器1。

尽管在图1以及图3中省略了图示，但如图2所示，包含第3电极膜16的表面在内的芯片电容器1的表面由钝化膜9覆盖。钝化膜9例如由氮化膜构成，形成为：不仅在芯片电容器1的上表面，还延伸至基板2的侧面，覆盖该侧面。进而，在钝化膜9之上形成有由聚酰亚胺树脂等构成的树脂膜10。树脂膜10形成为：覆盖芯片电容器1的上表面，进而延伸至基板2的侧面，覆盖该侧面上的钝化膜9。

钝化膜9以及树脂膜10是对芯片电容器1的表面进行保护的保护膜。在这些膜，在与第1外部电极3以及第2外部电极4对应的区域分别形成有焊盘开口21，22。焊盘开口21与第1外部电极3对应，按照使第2电极膜13的焊盘区域13B的一部分的区域露出的方式贯通钝化膜9、树脂膜10以及第2电容膜17。焊盘开口22与第2外部电极4对应，按照使第1电极膜11的焊盘区域11B以及第3电极膜16的焊盘区域16B的一部分的区域露出的方式贯通钝化膜9、树脂膜10、第3电极膜16、第1电容膜12以及第2电容膜17。

在焊盘开口21，22，分别埋入第1外部电极3以及第2外部电极4。由此，第1外部电极3与第2电极膜13的焊盘区域13B接合，第2外部电极4与第1电极膜11的焊盘区域11B以及第3电极膜16的焊盘区域16B接合。第1以及第2外部电极3，4形成为从树脂膜10的表面突出。由此，能将芯片电容器1相对于安装基板进行倒装芯片接合。

图4是表示芯片电容器1的内部的电气构成的电路图。在第1外部电极3与第2外部电极4之间并联连接有多个电容器元件C1～C19。在各电容器元件C1～C19与第1外部电极3之间，串联地插入分别由一个或多个熔断器组件7构成的熔断器F1～F9。具体而言，上下重叠的电容器元件的组(标号的末尾的数字相同的电容器元件)经由公共的熔断器而对第1外部电极3(第1外部电极3以及第2外部电极4之间)进行了连接。例如，电容器元件C1以及C11的组经由公共的熔断器F1对第1外部电极3进行了连接。

在将熔断器F1～F9全部进行了连接时，芯片电容器1的电容值等于电容器元件C1～C19的电容值的总和。若将从多个熔断器F1～F19中选择出的1个或2个以上的熔断器切断，则与该切断的熔断器对应的电容器元件的组被隔出，芯片电容器1的电容值减少该隔出的电容器元件的组的电容值那么多。例如，若切断熔断器F1，则对应的电容器元件C1以及C11的组被隔出，芯片电容器1的电容值减少该隔出的电容器元件的组的电容值那么多。

为此，若对焊盘区域11B(16B)，13B之间的电容值(电容器元件C1～C19的总电容值)进行测量，并在其后以激光来熔断根据期望的电容值而从熔断器F1～F9中适当地选择出的一个或多个熔断器，则能进行向期望的电容值的契合(激光微调)。尤其是，若电容器元件C1～C8(C11～C18)的电容值被设定为呈公比为2的等比数列，则能以与处于最小的电容值(该等比数列的初项的值)的电容器元件C1的电容值对应的精度而实现向目标的电容值的契合的微调整。

例如，电容器元件C1～C19的电容值可以规定如下。如前所述，电容器元件C1～C9的每一个与电容器元件C11～C19中的对应的电容器元件(标号的末尾的数字相同的电容器元件)具有相等的电容值。C1＝C11＝0.03125pF C2＝C12＝0.0625pF C3＝C13＝0.125pF C4＝C14＝0.25pF C5＝C15＝0.5pF C6＝C16＝1pF C7＝C17＝2pF C8＝C18＝4pF C9＝C19＝4pF。在此情况下，能以0.03125pF的最小契合精度来对芯片电容器1的电容进行微调整。另外，通过从熔断器F1～F9中适当地选择要切断的熔断器，能提供0.1pF～20pF之间的任意的电容值的芯片电容器1。

如上所述，根据本实施方式，在第1外部电极3以及第2外部电极4之间，设置有能由熔断器F1～F9隔出的多个电容器元件C1～C19。电容器元件C1～C19包含不同的电容值的多个电容器元件，更具体而言，电容值被设定为呈等比数列的多个电容器元件。由此，通过从熔断器F1～F9中选择1个或多个熔断器并以激光进行熔断，能提供不变更设计就能对应多种电容值、且准确地契合至期望的电容值的芯片电容器1。

关于芯片电容器1的各部的细节，以下加入说明。参照图1，基板2例如可以具有俯视下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形状(优选为0.4mm×0.2mm以下的大小)。电容器配置区域5大致成为具有相当于基板2的短边的长度的一边的正方形区域。基板2的厚度可以是150μm左右。基板2例如可以是通过从背面侧(未形成电容器元件C1～C19的表面)起的研削或研磨而被薄型化的基板。作为基板2的材料，既可以使用以硅基板为代表的半导体基板，也可以使用玻璃基板，还可以使用树脂薄膜。

参照图2，绝缘膜8可以是氧化硅膜等的氧化膜。其膜厚可以是左右。第1电极膜11优选是导电性膜，尤其优选是金属膜，例如可以是铝膜。由铝膜构成的第1电极膜11能通过溅射法来形成。第2电极膜13也同样，优选由导电性膜，尤其优选由金属膜构成，可以是铝膜。由铝膜构成的第2电极膜13能通过溅射法来形成。用于将第2电极膜13的电容器电极区域13A分割为电极膜部分131～139且将熔断器区域13C整形为多个熔断器组件7的图案化能通过光刻以及蚀刻工序来执行。第3电极膜16也同样，优选由导电性膜，尤其优选由金属膜构成，可以是铝膜。由铝膜构成的第3电极膜16能通过溅射法来形成。

如此，第1电极膜11、第2电极膜13以及第3电极膜16的至少一者(在此为全部)由与熔断器组件7相同的导电性材料的膜来形成。在此情况下，能以相同的导电性材料的膜来形成电极膜和熔断器组件7，因此能将它们从同一膜进行图案化来形成，故制造工序变得简单。

第1电容膜12以及第2电容膜17例如能由氮化硅膜构成，其膜厚能设为(例如)。第1电容膜12以及第2电容膜17可以是通过等离子CVD(化学气相生长)而形成的氮化硅膜。钝化膜9例如能由氮化硅膜构成，例如能通过等离子CVD法来形成。其膜厚可以设为左右。树脂膜10如前所述，能由聚酰亚胺膜以外的树脂膜构成。

第1以及第2外部电极3，4例如可以由将与第1电极膜11(第3电极膜16)或第2电极膜13相接的镍层、层叠于该镍层上的钯层、以及层叠于该钯层上的金层进行了层叠后的层叠构造膜构成，例如能以镀覆法(更具体而言为无电解镀覆法)来形成。镍层有助于对第1电极膜11(第3电极膜16)或第2电极膜13的紧贴性的提高，钯层作为对第1电极膜11(第3电极膜16)或第2电极膜13的材料与第1以及第2外部电极3，4的最上层的金的相互扩散进行抑制的扩散防止层发挥功能。

图5是用于说明芯片电容器1的制造工序的一例的流程图。在基板2的表面，通过热氧化法和/或CVD法，来形成由氧化膜(例如氧化硅膜)构成的绝缘膜8(步骤S1)。接下来，例如通过溅射法，在绝缘膜8的表面全域形成由铝膜构成的第1电极膜11(步骤S2)。第1电极膜11的膜厚可设为左右。接下来，在该第1电极膜11的表面，通过光刻来形成与第1电极膜11的最终形状对应的抗蚀图案(步骤S3)。通过将该抗蚀图案作为掩模来蚀刻第1电极膜11，从而得到图3等所示的图案的第1电极膜11(步骤S4)。第1电极膜11的蚀刻例如能通过反应性离子蚀刻来进行。

接下来，例如通过等离子CVD法，在第1电极膜11上形成由氮化硅膜等构成的第1电容膜12(步骤S5)。在未形成第1电极膜11的区域，在绝缘膜8的表面将形成第1电容膜12。接着，在该第1电容膜12之上形成第2电极膜13(步骤S6)。第2电极膜13例如由铝膜构成，能通过溅射法来形成。其膜厚可设为左右。接着，在第2电极膜13的表面，通过光刻来形成与第2电极膜13的最终形状对应的抗蚀图案(步骤S7)。通过以该抗蚀图案为掩模的蚀刻，将第2电极膜13图案化为最终形状(参照图3等)(步骤S8)。由此，第2电极膜13被整形为如下图案：在电容器电极区域13A具有多个电极膜部分131～139，在熔断器区域13C具有多个熔断器组件7，并具有与这些熔断器组件7连接的焊盘区域13B。用于第2电极膜13的图案化的蚀刻既可以通过利用了磷酸等的蚀刻液的湿式蚀刻来进行，也可以通过反应性离子蚀刻来进行。

接下来，例如通过等离子CVD法，在第2电极膜13上形成由氮化硅膜等构成的第2电容膜17(步骤S9)。在未形成第2电极膜13的区域，在第1电容膜12的表面将形成第2电容膜17。接着，在该第2电容膜17之上，形成第3电极膜16(步骤S10)。接下来，在该第3电极膜16的表面，通过光刻来形成与第3电极膜16的最终形状对应的抗蚀图案(步骤S11)。通过以该抗蚀图案为掩模来蚀刻第3电极膜16，从而得到图3等所示的具有焊盘区域16B的图案的第3电极膜16(步骤S12)。第3电极膜16的蚀刻例如能通过反应性离子蚀刻来进行。

其后，将检查用探头推到第2电极膜13的焊盘区域13B和第1电极膜11的焊盘区域11B(第3电极膜16的焊盘区域16B)，来测量多个电容器元件C1～C19的总电容值(步骤S13)。基于该测量出的总电容值，对应于作为目的的芯片电容器1的电容值，来选择要隔出的电容器元件，即要切断的熔断器(步骤S14)。

接着，如图6A所示，在基板2上的整面例如形成由氮化膜构成的覆盖膜23(步骤S15)。该覆盖膜23的形成可以通过等离子CVD法来进行，例如可以形成膜厚左右的氮化硅膜。覆盖膜23覆盖经图案化的第3电极膜16，在未形成第3电极膜16的区域覆盖第1电容膜12、第2电容膜17、焊盘区域11B中的第1电极膜11。覆盖膜23将在熔断器区域13C覆盖熔断器组件7。

从该状态起，进行用于熔断熔断器组件7的激光微调(步骤S16)。即，如图6B所示，对构成根据所述总电容值的测量结果而选择出的熔断器的熔断器组件7投射激光24，来熔断该熔断器组件7的幅窄部7C。由此，对应的电容器元件(电容器元件的组)被从焊盘区域13B隔出。在对熔断器组件7投射激光24时，基于覆盖膜23的作用，在熔断器组件7的附近蓄积激光24的能量，由此来熔断熔断器组件7。

此外，若第2电容膜17厚至能作为用于蓄积激光的能量的覆盖膜来进行利用的程度，则可以省略在前紧挨激光微调的覆盖膜23的形成(步骤S15)。接下来，如图6C所示，例如通过等离子CVD法，来使氮化硅膜沉积于覆盖膜23上，形成钝化膜9(步骤S17)。前述的覆盖膜23在最终形态下，与钝化膜9一体化，构成该钝化膜9的一部分。在熔断器的切断后所形成的钝化膜9进入到在熔断器熔断时同时被破坏了的覆盖膜23的开口内，覆盖熔断器组件7的切断面来进行保护。因此，钝化膜9能防止在熔断器组件7的切断处进入异物或浸入水分，使芯片电容器1的可靠性得以提高。钝化膜9整体上例如可以形成为具有左右的膜厚。

接下来，在钝化膜9上形成在要形成第1以及第2外部电极3，4的位置上具有贯通孔的抗蚀图案(步骤S18)。以该抗蚀图案为掩模来进行钝化膜9的蚀刻。此时，根据需要，对第2电容膜17也进行蚀刻。由此，将形成使第1电极膜11在焊盘区域11B露出、且使第3电极膜16在焊盘区域16B露出的焊盘开口；以及使第2电极膜13在焊盘区域13B露出的焊盘开口(步骤S19)。钝化膜9的蚀刻可以通过反应性离子蚀刻来进行。

接着，对整面涂敷树脂膜(步骤S20)。作为树脂膜，例如使用感光性的聚酰亚胺的涂敷膜。通过对于该树脂膜，进行针对与所述焊盘开口对应的区域的曝光工序、以及其后的显影工序，从而能进行基于光刻的树脂膜的图案化(步骤S21)。由此，形成将树脂膜10以及钝化膜9等贯通了的焊盘开口21，22。其后，执行用于对树脂膜进行硬化的热处理(固化处理)(步骤S22)，进而，在焊盘开口21，22内，例如通过无电解镀覆法，来使第1外部电极3以及第2外部电极4生长(步骤S23)。如此，得到图1等所示的构造的芯片电容器1。

在利用了光刻工序的第2电极膜13的图案化中，能精度良好地形成微小面积的电极膜部分131～139，进而能形成精细的图案的熔断器组件7。而且，在第3电极膜16的图案化之后，经过总电容值的测量，来决定要切断的熔断器。通过对该决定出的熔断器进行切断，能得到准确地契合至期望的电容值的芯片电容器1。

图7是用于说明本发明的第2实施方式所涉及的芯片电容器25的构成的俯视图。在图7中，对与前述的图1所示的各部对应的部分赋予同一参照标号来表示。在前述的第1实施方式中，第2电极膜13的电容器电极区域13A分别被分割为带状的电极膜部分131～139。在此情况下，如图1所示，在电容器配置区域5内会产生不能作为电容器元件利用的区域，不能对小的基板2上的受限的区域进行有效活用。

为此，在图7所示的实施方式中，多个电极膜部分131～139被分割为L字形的电极膜部分141～149。由此，例如，图7的构成中的电极膜部分149能以图1的构成的电极膜部分139的1.5倍的面积而与第1电极膜11以及第3电极膜16各自对置。由此，在图1的第1实施方式中，若设与电极膜部分139对应的电容器元件C9(C19)具有4pF的电容，则通过使用本实施方式中的电极膜部分149，电容器元件C9(C19)能具有6pF的电容。由此，能对电容器配置区域5内有效活用，以更宽的范围来设定芯片电容器1的电容值。

本实施方式所涉及的芯片电容器25的制造工序与图5所示的工序实质上相同。但在第2电极膜13的图案化(步骤S7，S8)中，电容器电极区域13A被分割为图7所示的形状的多个电极膜部分131～139。图8是用于说明本发明的第3实施方式所涉及的芯片电容器26的构成的分解立体图，与在前述的第1实施方式的说明中用到的图3同样地表现了芯片电容器26的各部。

在第1实施方式中，第1电极膜11以及第3电极膜16各自具有由跨电容器配置区域5的大致全域的连续图案构成的电容器电极区域11A，16A，第2电极膜13的电容器电极区域13A被分割为多个电极膜部分131～139(参照图3)。与此相对，在本实施方式中，第2电极膜13的电容器电极区域13形成为跨电容器配置区域5的大致全域而连续的连续膜图案，另一方面，第1电极膜11的电容器电极区域11A被分割为多个(第1)电极膜部分151～159，第3电极膜16的电容器电极区域16A被分割为多个(第3)电极膜部分181～184。电极膜部分151～159既可以形成为与第1实施方式中的电极膜部分131～139同样的形状以及面积比，也可以形成为与第2实施方式中的电极膜部分141～149同样的形状以及面积比。另外，电极膜部分181～184也与电极膜部分151～159同样地形成。也就是，电极膜部分151～159以彼此不同的对置面积来与第2电极膜13对置，该对置面积可以被设定为呈等比数列。同样地，电极膜部分181～184也以彼此不同的对置面积来与第2电极膜13对置，该对置面积可以被设定为呈等比数列。

如此，通过电极膜部分151～159、第1电容膜12以及第2电极膜13来构成了多个电容器元件C21～C29。该多个电容器元件C21～C29的至少一部分构成了电容值不同的(例如各电容值被设定为呈等比数列)电容器元件群。进而，通过电极膜部分181～184、第2电容膜17以及第2电极膜13来构成了多个电容器元件C31～C34。该多个电容器元件C31～C34的至少一部分构成了电容值不同的(例如各电容值被设定为呈等比数列)电容器元件群。

第1电极膜11进而在电容器电极区域11A与焊盘区域11B之间具有熔断器区域11C。在熔断器区域11C，将与第1实施方式的熔断器组件7同样的多个熔断器组件27沿焊盘区域11B排列成一列。各电极膜部分151～159(电容器元件C21～C29)经由一个或多个熔断器组件27而与焊盘区域11B连接。也就是，多个熔断器组件27分别插至电容器元件C21～C2与焊盘区域11B的第2外部电极4之间。与电容器元件C21～C29分别对应的熔断器组件27构成了熔断器F11～F19(参照图9)。

第3电极膜16进而在电容器电极区域16A与焊盘区域16B之间具有熔断器区域16C。在熔断器区域16C，将与第1实施方式的熔断器组件7同样的多个熔断器组件28沿焊盘区域16B排列成一列。各电极膜部分181～184(电容器元件C31～C34)经由一个或多个熔断器组件28与焊盘区域16B连接。也就是，多个熔断器组件28分别插至电容器元件C31～C34与焊盘区域16B的第2外部电极4之间。与电容器元件C31～C34各自对应的熔断器组件28构成了熔断器F21～F24(参照图9)。

多个熔断器组件27(熔断器F11～F19)以及28(熔断器F21～F24)错开位置地进行配置，使得俯视下不相重叠(参照图9)。具体而言，熔断器组件27以及28沿第2外部电极4的延伸方向(基板2的短边方向)空出间隔地逐个排列。故而，通过从相对于基板2的主面2A垂直的方向照射激光24(参照图6B)，能仅切断期望的熔断器(熔断器组件27，28)，能避免误切断另外的熔断器。由此，能将芯片电容器1的电容值可靠地契合至目标值。此外，需要将第2电极膜13配置成在俯视下与熔断器组件27以及28不相重叠，以使得不被激光24切断。

基于第3实施方式的构成，电极膜部分151～159以彼此不同的对置面积按照夹持第1电容膜12的方式与第2电极膜13对置，它们通过切断熔断器组件27而能分个隔出。同样地，电极膜部分181～184也以彼此不同的对置面积按照夹持第2电容膜17的方式与第2电极膜13对置，它们通过切断熔断器组件28而能分个隔出。因此，得到与第1实施方式的情况同样的效果。尤其是，通过形成为使多个电极膜部分151～159的至少一部分以及多个电极膜部分181～184的至少一部分以被设定为呈公比为2的等比数列的对置面积来与第2电极膜13对置，从而与第1实施方式的情况同样地，能提供以高精度契合至需要的电容值的芯片电容器。

在第1以及第2实施方式的情况下，如前所述上下重叠的电容器元件(例如，电容器元件C1以及C11)经由公共的熔断器(电容器元件C1以及C11的情况下为熔断器F1)与第1外部电极3连接(参照图1～图3)，因此若切断该公共的熔断器，则上下的电容器元件会一同被分离。另一方面，在第3实施方式的情况下，电容器元件C21～C29以及C31～C34各自经由专用的熔断器(熔断器组件27，28)与第2外部电极4连接。故而，能将各电容器元件分个隔出，因此较之于第1以及第2实施方式，电容器元件的组合范围宽，故能将芯片电容器26整体的电容值设定至更宽范围。进而，若使电容器元件C21～C29以及C31～C34全部的电容值不同，则能将芯片电容器26整体的电容值设定至进一步更宽范围。

第3实施方式所涉及的芯片电容器26的制造工序与图5所示的工序实质上相同。但在第1电极膜11的图案化(步骤S3，S4)中，电容器电极区域11A被分割为电极膜部分151～159，且在熔断器区域11C将形成多个熔断器组件27。另外，在第2电极膜13的图案化(步骤S7，S8)中，不进行多个电极膜部分的形成，也不进行熔断器组件的形成。另外，在第3电极膜16的图案化(步骤S11，S12)中，电容器电极区域16A被分割为电极膜部分181～184，且在熔断器区域16C将形成多个熔断器组件28。进而，在激光微调(步骤S16)中，从形成于第1电极膜11的熔断器组件27以及形成于第3电极膜16的熔断器组件28当中选择出的那一个被激光切断。

若仅对形成于第1电极膜11的熔断器组件27进行激光微调，则在激光微调之际，第1电极膜11被第1电容膜12覆盖，因此能将该第1电容膜12用作用于蓄积激光的能量的覆盖膜。因此，可以省略在前紧挨激光微调的覆盖膜的形成(步骤S15)。

此外，在第3实施方式中，通过将第1电极膜11分割为9个电极膜部分151～159、另一方面将第3电极膜16分割为4个电极膜部分181～184，从而使第1电极膜11的电容器电极区域11A与第3电极膜16的电容器电极区域16A成为了不同的形状。但这只是一例，当然，也可以使电容器电极区域11A以及电容器电极区域16A的彼此的形状(电极膜部分的数目)一致。但在该情况下，多个熔断器组件27以及28需要错开位置地进行配置，使得在俯视下不相重叠(参照图9)。

尽管以上针对本发明的实施方式进行了说明，但本发明还能以其他的形态来实施。例如，尽管在前述的实施方式中示出了仅第2电极膜13被分割为多个电极膜的构成、或第2电极膜13以外的第1电极膜11以及第3电极膜16被分割为多个电极膜的构成，但也可以是，第1电极膜11、第2电极膜13以及第3电极膜16全部被分割为多个电极膜部分。不管怎样，通过将多个电容器元件(C1～C19，C21～C29，C31～C34)当中与相应的电极膜部分(131～139，141～149，151～159，181～184)对应的熔断器(熔断器组件7，27，28)切断，能构成具有需要的电容值的芯片电容器1。

另外，尽管在以上的实施方式中针对具有2层的电容器构造的芯片电容器1，25，26进行了说明，但还可考虑具有3层以上的电容器构造的芯片电容器。例如，在图8的芯片电容器26的情况下，通过在第3电极膜16之上形成第3电容膜，并在该第3电容膜上形成与第1外部电极3连接的第4电极膜，从而能实现3层构造的芯片电容器。进而，若在该第4电极膜之上隔着第4电容膜而形成第5电极膜，则能实现4层构造的芯片电容器。通过构成这样的多层构造的芯片电容器，能进一步达成芯片电容器的小型化以及大电容化的兼顾，提供能宽范围且高精度地调整电容值的电容器。

但在构成多层构造的芯片电容器的情况下，需要留意的是，如前所述将各电极膜的熔断器配置成在俯视下不重叠。进而，尽管在前述的实施方式中示出了第1电极膜11、第2电极膜13以及第3电极膜16的任一者与熔断器组件一体化的例子，但也可以是由与第1电极膜11、第2电极膜13以及第3电极膜16不同的导体膜来形成熔断器组件。进而，尽管在前述的实施方式中示出了包括多个电容器元件具有呈公比为r(0＜r，r≠1)＝2的等比数列的电容值的多个电容器元件的例子，但该等比数列的公比也可以是2以外的数。另外，尽管在前述的实施方式中示出了在基板2的表面形成绝缘膜8，但只要基板2是绝缘性的基板，就还能省略绝缘膜8。另外，可以使用导电性基板来作为基板2，使用该导电性基板作为下部电极，按照与导电性基板的表面相接的方式来形成第1电容膜12。在此情况下，可以从导电性基板的背面引出一者的外部电极。

此外，能在权利要求书中记载的事项的范围内实施各种设计变更。＜第1参考例所涉及的发明＞(1)第1参考例所涉及的发明的特征例如，第1参考例所涉及的发明的特征是以下的A1～A20。(A1)一种芯片电容器，包含：基板；配置于所述基板上的第1外部电极；配置于所述基板上的第2外部电极；形成于所述基板上，并连接于所述第1外部电极以及所述第2外部电极之间的多个电容器元件；以及形成于所述基板上，分别插在所述多个电容器元件与所述第1外部电极或所述第2外部电极之间，且能将所述多个电容器元件分别隔出的多个熔断器。

根据A1记载的发明，在配置于基板上的第1以及第2外部电极之间连接有多个电容器元件。而且，在多个电容器元件与第1或第2外部电极之间，设置有能将该多个电容器元件分别隔出的多个熔断器。为此，通过选择一个或多个熔断器来切断，能容易且迅速地对应多种电容值。换言之，能对多种电容值的芯片电容器应用公共的设计。(A2)所述多个电容器元件具有彼此不同的电容值的、A1中记载的芯片电容器。

根据A2记载的发明，通过对电容值不同的多个电容器元件进行组合，能以公共的设计来实现各种电容值的芯片电容器。(A3)所述多个电容器元件的电容值被设定为呈等比数列的、A2中记载的芯片电容器。根据A3记载的发明，通过适当地选择要连接于第1外部电极以及第2外部电极之间的多个电容器元件，能将芯片电容器的电容值准确地契合至期望的电容值。例如，通过将所述等比数列的公比设为2，能以该等比数列的初项(在该数列内为最小值的项)的精度来契合芯片电容器的电容值。(A4)所述多个熔断器当中的至少一个被切断的、A1～A3的任一项中记载的芯片电容器。

契合了电容值的芯片电容器存在1个或多个熔断器被切断的情况。通过熔断器的切断，能选择连接于第1外部电极以及第2外部电极之间的电容器元件，由此，能实现需要的电容值的芯片电容器。(A5)包含形成于所述基板上的下部电极膜、形成于所述下部电极膜上的电容膜、以及形成为在所述电容膜上与所述下部电极膜对置的上部电极膜，所述上部电极膜以及上述下部电极膜当中的一者的电极膜包含经分割得到的多个电极膜部分，所述多个电极膜部分经由所述电容膜而与所述上部电极膜以及所述下部电极膜当中的另一者的电极膜对置，由此形成所述多个电容器元件的、A1～A4的任一项中记载的芯片电容器。

根据A5记载的发明，通过在下部电极膜与上部电极膜之间夹持电容膜，来构成了电容器构造。而且，通过将上部电极膜以及下部电极膜当中的一者的电极膜分割为多个电极膜部分，从而各电极膜部分与另一者的电极膜对置，由此，多个电容器元件将被设置于基板上。(A6)所述多个电极膜部分以彼此不同的对置面积与所述另一者的电极膜对置的、A5中记载的芯片电容器。

根据A6记载的发明，与对置面积彼此不同的多个电极膜部分对应的多个电容器元件将具有彼此不同的电容值。由此，通过将它们适当地组合，能实现多种电容值的芯片电容器。更具体而言，通过将与选择出的多个电容器元件以外的电容器元件对应的熔断器切断来将它们从第1以及第2外部电极之间隔出，能构成具有需要的电容值的芯片电容器。(A7)所述多个电极膜部分的所述对置面积被设定为呈等比数列的、A6中记载的芯片电容器。

根据A7记载的发明，能将被设定为电容值呈等比数列的多个电容器元件设置于基板上。由此，能实现多种电容值的芯片电容器，且电容值的微调整也能通过熔断器的切断来进行。(A8)所述多个电极膜部分与所述熔断器由相同的导电性材料的膜形成的、A5～A7的任一项中记载的芯片电容器。

在A8记载的发明中，能将电极膜部分与熔断器由公共的导电性材料膜来构成。而且，通过切断与各电极膜部分对应的熔断器，能隔出该电极膜部分。(A9)还包含形成为覆盖所述上部电极膜、且使所述第1外部电极以及所述第2外部电极露出的保护膜的、A1～A8的任一项中记载的芯片电容器。

根据A9记载的发明，使第1以及第2外部电极露出，另一方面，将上部电极膜以保护膜覆盖，因此能以公共的设计实现多种电容值，且能提供可靠性高的芯片电容器。(A10)所述保护膜延伸至所述基板的侧面且覆盖该侧面的、A9中记载的芯片电容器。

根据A10记载的发明，还能从基板的侧面进行保护，因此能进一步提高芯片电容器的可靠性。(A11)一种具有第1外部电极以及第2外部电极的芯片电容器的制造方法，包含：在基板上形成多个电容器元件的工序；在所述基板上形成用于将所述多个电容器元件可分别隔出地与所述第1外部电极或第2外部电极连接的多个熔断器的工序；以及在基板上形成第1外部电极以及第2外部电极的工序。

根据A11记载的发明，通过将对应于需要的电容值而选择出的熔断器切断，能在成为公共的设计的同时，制造多个电容值的芯片电容器。(A12)所述多个电容器元件形成为具有彼此不同的电容值的、A11中记载的芯片电容器的制造方法。

根据A12记载的发明，通过适当地选择多个电容器元件来进行组合，能实现多种电容值。(A13)所述多个电容器元件的电容值被设定为呈等比数列的、A12中记载的芯片电容器的制造方法。根据A13记载的发明，通过适当地选择多个电容器元件来进行组合，能实现多种电容值，且还能实现针对期望的电容值的微调整(契合)。例如，通过将所述等比数列的公比设为2，能以该等比数列的初项(在该数列内为最小值的项)的精度来契合芯片电容器的电容值。(A14)还包含将所述多个熔断器当中的至少一个切断的熔断器切断工序的、A11～A13的任一项中记载的芯片电容器的制造方法。

根据A14记载的发明，通过适当地选择要切断的熔断器，能将芯片电容器的电容值契合至期望的电容值。即，通过适当地选择要连接于第1以及第2外部电极的电容器元件，并切断与除此以外的电容器元件对应的熔断器，能制造契合至期望的电容值的芯片电容器。(A15)还包含对所述多个电容器元件的总电容值进行测量的工序、以及基于所述测量出的总电容值来选择应进行所述切断的熔断器的工序，且在所述熔断器切断工序中，切断选择出的所述熔断器的、A14中记载的芯片电容器的制造方法。

根据A15记载的发明，对多个电容器元件的总电容值进行测量，并基于其测量结果来选择要切断的熔断器，因此能使芯片电容器的电容值可靠地成为目的的电容值。(A16)还包含在切断了所述熔断器后，形成覆盖所述熔断器的切断部的保护膜的工序的、A14或A15中记载的芯片电容器的制造方法。

根据A16记载的发明，熔断器的切断部被保护膜覆盖，因此能避免异物或水分对切断部的侵入，故不仅能以公共的设计来实现多种电容值，而且能制造可靠性高的芯片电容器。(A17)形成所述多个电容器元件的工序包含：在所述基板上形成下部电极膜的工序；在所述下部电极膜上形成电容膜的工序；在所述电容膜上按照与所述下部电极膜对置的方式形成上部电极膜的工序；以及将所述上部电极膜以及所述下部电极膜当中的一者的电极膜分割为多个电极膜部分的(例如通过光刻来分割)的工序，所述多个电极膜部分经由所述电容膜与所述上部电极膜以及下部电极膜当中的另一者的电极膜对置，由此形成所述多个电容器元件的、A11～A16的任一项中记载的芯片电容器的制造方法。

根据A17记载的发明，能形成在下部电极膜与上部电极膜之间夹持电容膜的电容器构造。而且，通过将上部电极膜以及下部电极膜当中的一者分割为多个电极膜部分，能在基板上形成在该分割出的电极膜部分与另一者的电极膜之间夹持电容膜的构造的多个电容器元件。(A18)按照所述多个电极膜部分以彼此不同的对置面积与所述另一者的电极膜的对置的方式来分割所述一者的电极膜的、A17中记载的芯片电容器的制造方法。

根据A18记载的发明，多个电极膜部分以彼此不同的对置面积与另一者的电极膜对置，从而能将电容值不同的多个电容器元件形成于基板上。因此，通过适当地选择不同的电容值的电容器元件来进行组合，能制造多种电容值的芯片电容器。(A19)所述多个电极膜部分的所述对置面积被设定为呈等比数列的、A18中记载的芯片电容器的制造方法。

根据A19记载的发明，能将电容值被设定为呈等比数列的多个电容器元件形成于基板上。由此，通过适当地选择多个电容器元件来进行组合，能提供多种电容值的芯片电容器，且能实现到期望的电容值的准确的契合。(A20)所述一者的电极膜与所述熔断器由相同的导电性材料的膜形成的、A17～A19的任一项中记载的芯片电容器的制造方法。

根据A20记载的发明，能将电极膜部分与熔断器以相同的导电性材料的膜来形成，因此能将它们从同一膜进行图案化而形成。由此，制造工序变得简单。(2)第1参考例所涉及的发明的实施方式以下，参照附图来详细说明第1参考例的实施方式。

图10是第1参考例的第1实施方式所涉及的芯片电容器的俯视图，图11是其断面图，示出了从图10的切断面线XI-XI观察的切断面。进而，图12是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。芯片电容器31具备：基板32、配置于基板上的第1外部电极33、以及同样配置于基板32上的第2外部电极34。基板32在本实施方式中，具有俯视下将四个角倒角后的矩形形状。在基板32的长边方向两端部分别配置有第1外部电极33以及第2外部电极34。第1外部电极33以及第2外部电极34在本实施方式中具有在基板32的短边方向上延伸的大致矩形的平面形状，在与基板32的角对应的各2处具有倒角部。在基板32上，在第1外部电极33以及第2外部电极34之间的电容器配置区域35内，配置有多个电容器元件C1～C9。多个电容器元件C1～C9经由多个熔断器组件37而分别与第1外部电极33电连接。

如图11以及图12所示，在基板32的表面形成有绝缘膜38，在绝缘膜38的表面形成有下部电极膜41。下部电极膜41形成为：不仅跨电容器配置区域35的大致全域，而且延伸至第2外部电极34的正下方的区域。更具体而言，下部电极膜41具有：作为电容器元件C1～C9的公共的下部电极而发挥功能的电容器电极区域41A、以及用于外部电极引出的焊盘区域41B。电容器电极区域41A位于电容器配置区域35，焊盘区域41B位于第2外部电极34的正下方。

在电容器配置区域35，按照覆盖下部电极膜41(电容器电极区域41A)的方式形成有电容膜(电介质膜)42。电容膜42跨电容器电极区域41A的全域而连续，在本实施方式中，进而延伸至第1外部电极33的正下方的区域，覆盖了电容器配置区域35外的绝缘膜38。在电容膜42之上，形成有上部电极膜43。在图10中，为了明确，着色示出了上部电极膜43。上部电极膜43具有：位于电容器配置区域35的电容器电极区域43A、位于第1外部电极33的正下方的焊盘区域43B、以及配置于焊盘区域43B与电容器电极区域43A之间的熔断器区域43C。

在电容器电极区域43A中，上部电极膜43被分割为多个电极膜部分231～239。在本实施方式中，各电极膜部分231～239均形成为矩形形状，从熔断器区域43C起朝着第2外部电极34带状地延伸。多个电极膜部分231～239以多种对置面积夹持电容膜42而与下部电极膜41对置。更具体而言，电极膜部分231～239相对于下部电极膜41的对置面积可以规定为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分231～239包含对置面积不同的多个电极膜部分，更具体而言，包含具有被设定为呈公比为2的等比数列的对置面积的多个电极膜部分231～238(或231～237，239)。由此，由各电极膜部分231～239和夹持电容膜42而对置的下部电极膜41分别构成的多个电容器元件C1～C9包含具有彼此不同的电容值的多个电容器元件。在电极膜部分231～239的对置面积之比如前所述的情况下，电容器元件C1～C9的电容值之比等于该对置面积之比，成为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电容器元件C1～C9将包含电容值被设定为呈公比为2的等比数列的多个电容器元件C1～C8(或C1～C7，C9)。

在本实施方式中，电极膜部分231～235形成为宽度相等、且长度之比被设定为1∶2∶4∶8∶16的带状。另外，电极膜部分235，236，237，238，239形成为长度相等、且宽度之比被设定为1∶2∶4∶8∶8的带状。电极膜部分235～239延伸形成为跨从电容器配置区域35的第1外部电极33侧的端缘起至第2外部电极34侧的端缘为止的范围，电极膜部分231～234形成得比其短。

焊盘区域43B形成为与第1外部电极33为大致相似形，具有包含与基板32的角部对应的2个倒角部的大致矩形的平面形状。沿该焊盘区域43B的一个长边(相对于基板32的周缘为内方侧的长边)而配置有熔断器区域43C。熔断器区域43C包含沿焊盘区域43B的所述1个长边而排列的多个熔断器组件37。熔断器组件37与上部电极膜43的焊盘区域43B以相同的材料来一体形成。多个电极膜部分231～239与1个或多个熔断器组件37一体形成，并经由这些熔断器组件37与焊盘区域43B连接，且经由该焊盘区域43B与第1外部电极33电连接。面积较小的电极膜部分231～236通过一个熔断器组件37与焊盘区域43B连接，面积较大的电极膜部分237～239通过多个熔断器组件37与焊盘区域43B连接。不需要使用全部的熔断器组件37，在本实施方式中，一部分的熔断器组件37处于未使用状态。

熔断器组件37包含：用于与焊盘区域43B进行连接的第1幅宽部37A和用于与电极膜部分231～239进行连接的第2幅宽部37B、以及对第1以及第2幅宽部37A，37B之间进行连接的幅窄部37C。幅窄部37C构成为能通过激光进行切断(熔断)。由此，通过熔断器组件37的切断，能将电极膜部分231～239当中不需要的电极膜部分从第1以及第2外部电极33，34电气式隔出。

尽管在图10以及图12中省略了图示，但如图11所示，包含上部电极膜43的表面在内的芯片电容器31的表面被钝化膜39覆盖。钝化膜39例如由氮化膜构成，形成为：不仅在芯片电容器31的上表面，而且延伸至基板32的侧面，覆盖该侧面。进而，在钝化膜39之上，形成有由聚酰亚胺树脂等构成的树脂膜40。树脂膜40形成为：覆盖芯片电容器1的上表面，进而延伸至基板32的侧面，覆盖该侧面上的钝化膜39。

钝化膜39以及树脂膜40是保护芯片电容器31的表面的保护膜。在这些膜，在与第1外部电极33以及第2外部电极34对应的区域，分别形成有焊盘开口44，45。焊盘开口44，45分别按照使上部电极膜43的焊盘区域43B的一部分的区域、下部电极膜41的焊盘区域41B的一部分的区域露出的方式贯通钝化膜39以及树脂膜40。进而，在本实施方式中，与第2外部电极34对应的焊盘开口45也贯通电容膜42。

在焊盘开口44，45，分别埋入有第1外部电极33以及第2外部电极34。由此，第1外部电极33与上部电极膜43的焊盘区域43B接合，第2外部电极34与下部电极膜41的焊盘区域41B接合。第1以及第2外部电极33，34形成为从树脂膜40的表面突出。由此，能将芯片电容器31相对于安装基板进行倒装芯片接合。

图13是表示芯片电容器31的内部的电气构成的电路图。在第1外部电极33与第2外部电极34之间并联连接有多个电容器元件C1～C9。在各电容器元件C1～C9与第1外部电极33之间，串联插入有由一个或多个熔断器组件37分别构成的熔断器F1～F9。在将熔断器F1～F9全部进行了连接时，芯片电容器31的电容值等于电容器元件C1～C9的电容值的总和。若将从多个熔断器F1～F9选择出的1个或2个以上的熔断器切断，则与该切断后的熔断器对应的电容器元件被隔出，芯片电容器31的电容值将减少该隔出的电容器元件的电容值那么多。

为此，对焊盘区域41B，43B之间的电容值(电容器元件C1～C9的总电容值)进行测量，其后若以激光来熔断对应于期望的电容值而从熔断器F1～F9适当地选择出的一个或多个熔断器，则能进行到期望的电容值的契合(激光微调)。尤其是，若电容器元件C1～C8的电容值被设定为呈公比为2的等比数列，则能以处于最小的电容值(该等比数列的初项的值)的电容器元件C1的电容值对应的精度来实现到目标的电容值的契合的微调整。

例如，电容器元件C1～C9的电容值可以规定如下。C1＝0.03125pF C2＝0.0625pF C3＝0.125pF C4＝0.25pF C5＝0.5pF C6＝1pF C7＝2pF C8＝4pF C9＝4pF。在此情况下，能以0.03125pF的最小契合精度来对芯片电容器31的电容进行微调整。另外，通过从熔断器F1～F9中适当地选择要切断的熔断器，能提供0.1pF～10pF之间的任意的电容值的芯片电容器31。

如上所述，根据本实施方式，在第1外部电极33以及第2外部电极34之间，设置有能由熔断器F1～F9进行隔出的多个电容器元件C1～C9。电容器元件C1～C9包含不同的电容值的多个电容器元件，更具体而言包含电容值被设定为呈等比数列的多个电容器元件。由此，通过从熔断器F1～F9选择1个或多个熔断器来以激光进行熔断，能提供不变更设计就能对应多种电容值、且能准确地契合至期望的电容值的芯片电容器31。

关于芯片电容器31的各部的细节，以下加入说明。基板32例如可以具有俯视下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形状(优选为0.4mm×0.2mm以下的大小)。电容器配置区域35大致成为具有相当于基板32的短边的长度的一边的正方形区域。基板32的厚度可以是150μm左右。基板32例如可以是通过从背面侧(未形成电容器元件C1～C9的表面)起的研削或研磨而被薄型化的基板。作为基板32的材料，既可以使用以硅基板为代表的半导体基板，也可以使用玻璃基板，还可以使用树脂薄膜。

绝缘膜38可以是氧化硅膜等的氧化膜。其膜厚可以是左右。下部电极膜41优选是导电性膜，尤其优选是金属膜，例如可以是铝膜。由铝膜构成的下部电极膜41能通过溅射法来形成。上部电极膜43也同样，优选由导电性膜，尤其优选由金属膜构成，可以是铝膜。由铝膜构成的上部电极膜43能通过溅射法来形成。用于将上部电极膜43的电容器电极区域43A分割为电极膜部分231～239且将熔断器区域43C整形为多个熔断器组件37的图案化能通过光刻以及蚀刻工序来执行。

电容膜42例如能由氮化硅膜构成，其膜厚能设为(例如)。电容膜42可以是通过等离子CVD(化学气相生长)而形成的氮化硅膜。钝化膜39例如能由氮化硅膜构成，例如能通过等离子CVD法来形成。其膜厚可以设为左右。树脂膜40如前所述，能由聚酰亚胺膜以外的树脂膜构成。

第1以及第2外部电极33，34例如可以由将与下部电极膜41或上部电极膜43相接的镍层、层叠于该镍层上的钯层、以及层叠于该钯层上的金层进行了层叠后的层叠构造膜构成，例如能以镀覆法(更具体而言为无电解镀覆法)来形成。镍层有助于对下部电极膜41或上部电极膜43的紧贴性的提高，钯层作为对上部电极膜或下部电极膜的材料与第1以及第2外部电极33，34的最上层的金的相互扩散进行抑制的扩散防止层发挥功能。

图14是用于说明芯片电容器31的制造工序的一例的流程图。在基板32的表面，通过热氧化法和/或CVD法，来形成由氧化膜(例如氧化硅膜)构成的绝缘膜38(步骤S1)。接下来，例如通过溅射法，在绝缘膜38的表面全域形成由铝膜构成的下部电极膜41(步骤S2)。下部电极膜41的膜厚可设为左右。接下来，在该下部电极膜的表面，通过光刻来形成与下部电极膜41的最终形状对应的抗蚀图案(步骤S3)。通过将该抗蚀图案作为掩模来蚀刻下部电极膜41，从而得到图10等所示的图案的下部电极膜41(步骤S4)。下部电极膜41的蚀刻例如能通过反应性离子蚀刻来进行。

接下来，例如通过等离子CVD法，在下部电极膜41上形成由氮化硅膜等构成的电容膜42(步骤S5)。在未形成下部电极膜41的区域，在绝缘膜38的表面将形成电容膜42。接着，在该电容膜42之上形成上部电极膜43(步骤S6)。上部电极膜43例如由铝膜构成，能通过溅射法来形成。其膜厚可设为左右。接着，在上部电极膜43的表面，通过光刻来形成与上部电极膜43的最终形状对应的抗蚀图案(步骤S7)。通过以该抗蚀图案为掩模的蚀刻，将上部电极膜43图案化为最终形状(参照图10等)(步骤S8)。由此，上部电极膜43被整形为如下图案：在电容器电极区域43A具有多个电极膜部分231～239，在熔断器区域43C具有多个熔断器组件37，并具有与这些熔断器组件37连接的焊盘区域43B。用于上部电极膜43的图案化的蚀刻既可以通过利用了磷酸等的蚀刻液的湿式蚀刻来进行，也可以通过反应性离子蚀刻来进行。

其后，将检查用探头推到上部电极膜43的焊盘区域43B和下部电极膜41的焊盘区域41B，来测量多个电容器元件C1～C9的总电容值(步骤S9)。基于该测量出的总电容值，对应于作为目的的芯片电容器31的电容值，来选择要隔出的电容器元件，即要切断的熔断器(步骤S10)。

接着，如图15A所示，在基板32上的整面例如形成由氮化膜构成的覆盖膜46(步骤S11)。该覆盖膜46的形成可以通过等离子CVD法来进行，例如可以形成膜厚左右的氮化硅膜。覆盖膜46覆盖经图案化的上部电极膜43，在未形成上部电极膜43的区域覆盖电容膜42。覆盖膜46将在熔断器区域43C覆盖熔断器组件37。

从该状态起，进行用于熔断熔断器组件37的激光微调(步骤S12)。即，如图15B所示，对构成根据所述总电容值的测量结果而选择出的熔断器的熔断器组件37投射激光47，来熔断该熔断器组件37的幅窄部37C。由此，对应的电容器元件被从焊盘区域43B隔出。在对熔断器组件37投射激光47时，基于覆盖膜46的作用，在熔断器组件37的附近蓄积激光47的能量，由此来熔断熔断器组件37。

接下来，如图15C所示，例如通过等离子CVD法，来使氮化硅膜沉积于覆盖膜46上，形成钝化膜39(步骤S13)。前述的覆盖膜46在最终形态下，与钝化膜39一体化，构成该钝化膜39的一部分。在熔断器的切断后所形成的钝化膜39进入到在熔断器熔断时同时被破坏了的覆盖膜46的开口内，保护熔断器组件37的切断面。因此，钝化膜39能防止在熔断器组件37的切断处进入异物或浸入水分。钝化膜39整体上例如可以形成为具有左右的膜厚。

接下来，在钝化膜39上形成在要形成第1以及第2外部电极33，34的位置上具有贯通孔的抗蚀图案(步骤S14)。以该抗蚀图案为掩模来进行钝化膜39的蚀刻。由此，将形成使下部电极膜41在焊盘区域41B露出的焊盘开口；以及使上部电极膜43在焊盘区域43B露出的焊盘开口(步骤S15)。钝化膜39的蚀刻可以通过反应性离子蚀刻来进行。在钝化膜39的蚀刻之际，同样由氮化膜形成的电容膜42也将开口，由此，下部电极膜41的焊盘区域41B将露出。

接着，对整面涂敷树脂膜(步骤S16)。作为树脂膜，例如使用感光性的聚酰亚胺的涂敷膜。通过对于该树脂膜，进行针对与所述焊盘开口对应的区域的曝光工序、以及其后的显影工序，从而能进行基于光刻的树脂膜的图案化(步骤S17)。由此，形成将树脂膜40以及钝化膜39贯通了的焊盘开口44，45。其后，执行用于对树脂膜进行硬化的热处理(固化处理)(步骤S18)，进而，在焊盘开口44，45内，例如通过无电解镀覆法，来使第1外部电极33以及第2外部电极34生长(步骤S19)。如此，得到图10等所示的构造的芯片电容器31。

在利用了光刻工序的上部电极膜43的图案化中，能精度良好地形成微小面积的电极膜部分231～239，进而能形成精细的图案的熔断器组件37。而且，在上部电极膜43的图案化之后，经过总电容值的测量，来决定要切断的熔断器。通过对该决定出的熔断器进行切断，能得到准确地契合至期望的电容值的芯片电容器31。

图16是用于说明第1参考例的第2实施方式所涉及的芯片电容器48的构成的俯视图。图16中，对与前述的图10所示的各部对应的部分赋予同一参照标号来表示。在前述的第1实施方式中，上部电极膜43的电容器电极区域43A分别被分割为带状的电极膜部分231～239。在此情况下，如图10所示，在电容器配置区域35内会产生不能作为电容器元件利用的区域，不能对小的基板32上的受限的区域进行有效活用。

为此，在图16所示的实施方式中，多个电极膜部分231～239被分割为L字形的电极膜部分241～249。由此，例如，图16的构成中的电极膜部分249能以图10的构成的电极膜部分239的1.5倍的面积而与下部电极膜41对置。由此，在图10的第1实施方式中，若设与电极膜部分239对应的电容器元件C9具有4pF的电容，则通过使用本实施方式中的电极膜部分249，电容器元件C9能具有6pF的电容。由此，能对电容器配置区域35内有效活用，以更宽的范围来设定芯片电容器48的电容值。

本实施方式所涉及的芯片电容器48的制造工序与图14所示的工序实质上相同。但在上部电极膜43的图案化(步骤S7，S8)中，电容器电极区域43A被分割为图16所示的形状的多个电极膜部分231～239。图17是用于说明第1参考例的第3实施方式所涉及的芯片电容器49的构成的分解立体图，与在前述的第1实施方式的说明中用到的图12同样地表现了芯片电容器49的各部。

在第1实施方式中，下部电极膜41具有由跨电容器配置区域35的大致全域的连续图案构成的电容器电极区域41A，上部电极膜43的电容器电极区域43A被分割为多个电极膜部分231～239。与此相对，在本实施方式中，上部电极膜43的电容器电极区域43形成为跨电容器配置区域35的大致全域而连续的连续膜图案，另一方面，下部电极膜41的电容器电极区域41A被分割为多个电极膜部分251～259。电极膜部分251～259既可以形成为与第1实施方式中的电极膜部分231～239同样的形状以及面积比，也可以形成为与第2实施方式中的电极膜部分241～249同样的形状以及面积比。如此，由电极膜部分251～259、电容膜42、以及上部电极膜43来构成了多个电容器元件。该多个电容器元件的至少一部分构成了电容值不同的(例如各电容值被设定为呈等比数列)电容器元件群。

下部电极膜41进而在电容器电极区域41A与焊盘区域41B之间具有熔断器区域41C。在熔断器区域41C，与第1实施方式的熔断器组件37同样的多个熔断器组件50沿焊盘区域41B排列成一列。各电极膜部分251～259经由一个或多个熔断器组件50而与焊盘区域41B连接。

基于这样的构成，电极膜部分251～259也以彼此不同的对置面积与上部电极膜43对置，它们通过切断熔断器组件50而能分个隔出。因此，得到与第1实施方式的情况同样的效果。尤其是，通过形成为使多个电极膜部分251～259的至少一部分以被设定为呈公比为2的等比数列的对置面积来与上部电极膜43对置，从而与第1实施方式的情况同样地，能提供以高精度契合至需要的电容值的芯片电容器。

本实施方式所涉及的芯片电容器49的制造工序与图14所示的工序实质上相同。但在下部电极膜41的图案化(步骤S3，S4)中，电容器电极区域41A被分割为电极膜部分251、259，且在熔断器区域41C将形成多个熔断器组件50。另外，在上部电极膜43的图案化(步骤S7，S8)中，不进行多个电极膜部分的形成，也不能进行熔断器组件的形成。进而，在激光微调(步骤S12)中，形成于下部电极膜41的熔断器组件50被激光切断。在激光微调之际，下部电极膜41被电容膜42覆盖，因此能将该电容膜42用作用于蓄积激光的能量的覆盖膜。因此，可以省略在前紧挨激光微调的覆盖膜的形成(步骤S11)。

尽管以上针对第1参考例的实施方式进行了说明，但第1参考例还能以其他的形态来实施。例如，尽管在前述的实施方式中示出了上部电极膜以及下部电极膜当中的一者被分割为多个电极膜的构成，但上部电极膜以及下部电极膜两者也可以均被分割为多个电极膜部分。进而，尽管在前述的实施方式中示出了上部电极膜或下部电极膜与熔断器组件一体化的例子，但也可以是由与上部电极膜或下部电极膜不同的导体膜来形成熔断器组件。进而，尽管在前述的实施方式中示出了包括多个电容器元件具有呈公比r(0＜r，r≠1)＝2的等比数列的电容值的多个电容器元件的例子，但该等比数列的公比也可以是2以外的数。另外，尽管在前述的实施方式中示出了在基板32的表面形成有绝缘膜38，但只要基板32是绝缘性的基板，就还能省略绝缘膜38。另外，可以使用导电性基板来作为基板32，使用该导电性基板作为下部电极，按照与导电性基板的表面相接的方式来形成电容膜42。在此情况下，可以从导电性基板的背面引出一者的外部电极。

此外，能在所述(1)第1参考例所涉及的发明的特征中所记载的事项的范围内实施各种设计变更。例如，将在各特征A1～A20中未确定的制造的工序进行变更、省去、追加后的技术，也包含在第1参考例的范围内。＜第2参考例所涉及的发明＞(1)第2参考例所涉及的发明的特征例如，第2参考例所涉及的发明的特征是以下的B1～B25。(B1)一种芯片电容器，包含：基板；配置于所述基板上的第1外部电极；配置于所述基板上的第2外部电极；形成于所述基板上，并连接于所述第1外部电极以及所述第2外部电极之间的多个电容器元件；形成于所述基板上，分别插在所述多个电容器元件与所述第1外部电极或所述第2外部电极之间，且能将所述多个电容器元件分别隔出的多个熔断器；以及形成于所述基板内，在包含所述第1外部电极的正下方在内的区域与包含所述第2外部电极的正下方在内的区域之间，彼此逆向连接的一对二极管。

根据B1记载的发明，在配置于基板上的第1以及第2外部电极之间连接有多个电容器元件。而且，在多个电容器元件与第1或第2外部电极之间，设置有能将该多个电容器元件分别隔出的多个熔断器。为此，通过选择一个或多个熔断器来切断，能容易且迅速地对应多种电容值。换言之，能对多种电容值的芯片电容器应用公共的设计。另外，成为不受寄生电容的影响而能准确地进行电容值的契合的芯片电容器。(B2)所述一对二极管包含：包含所述第1外部电极的正下方或下部电极的正下方在内的所述基板的表面区域中所形成的杂质扩散区域、以及包含所述第2外部电极的正下方或下部电极的正下方在内的所述基板的表面区域中所形成的杂质扩散区域的、B1记载的芯片电容器。

根据B2记载的发明，通过形成杂质扩散区域，能容易地形成一对二极管。(B3)所述基板是半导体基板，所述一对二极管是由所述基板与所述杂质区域的pn结形成的、B2记载的芯片电容器。根据B3记载的发明，一对二极管能使用半导体的pn结来容易地制作。(B4)所述多个电容器元件具有彼此不同的电容值的、B1～B3的任一项中记载的芯片电容器。

根据B4记载的发明，通过将电容值不同的多个电容器元件进行组合，能以公共的设计来实现各种电容值的芯片电容器。(B5)所述多个电容器元件的电容值被设定为呈等比数列的、B4中记载的芯片电容器。根据B5记载的发明，通过适当地选择要连接于第1外部电极以及第2外部电极之间的多个电容器元件，能将芯片电容器的电容值准确地契合至期望的电容值。例如，通过将所述等比数列的公比设为2，能以该等比数列的初项(在该数列内为最小值的项)的精度来契合芯片电容器的电容值。(B6)所述多个熔断器当中的至少一个被切断的、B1～B5的任一项中记载的芯片电容器。

根据B6记载的发明，契合了电容值的芯片电容器存在1个或多个熔断器被切断的情况。通过熔断器的切断，能选择连接于第1外部电极以及第2外部电极之间的电容器元件，由此，能实现需要的电容值的芯片电容器。(B7)包含形成于所述基板上的下部电极膜、形成于所述下部电极膜上的电容膜、以及在所述电容膜上形成为与所述下部电极膜对置的上部电极膜，所述上部电极膜以及上述下部电极膜当中的一者的电极膜包含经分割得到的多个电极膜部分，所述多个电极膜部分经由所述电容膜与所述上部电极膜以及所述下部电极膜当中的另一者的电极膜对置，由此形成所述多个电容器元件的、B1～B6的任一项中记载的芯片电容器。

根据B7记载的发明，在下部电极膜与上部电极膜之间，通过夹持电容膜来构成了电容器构造。而且，通过将上部电极膜以及下部电极膜当中的一者的电极膜分割为多个电极膜部分，从而各电极膜部分与另一者的电极膜对置，由此，多个电容器元件将被设置于基板上。(B8)所述多个电极膜部分以彼此不同的对置面积与所述另一者的电极膜对置的、B7中记载的芯片电容器。

根据B8记载的发明，与对置面积彼此不同的多个电极膜部分对应的多个电容器元件将具有彼此不同的电容值。由此，通过将它们适当地组合，能实现多种电容值的芯片电容器。更具体而言，通过切断与选择出的多个电容器元件以外的电容器元件对应的熔断器并将它们从第1以及第2外部电极之间隔出，能构成具有需要的电容值的芯片电容器。(B9)所述多个电极膜部分的所述对置面积被设定为呈等比数列的、B8中记载的芯片电容器。

根据B9记载的发明，能将电容值被设定为呈等比数列的多个电容器元件设置于基板上。由此，能实现多种电容值的芯片电容器，且电容值的微调整也能通过熔断器的切断来进行。(B10)所述多个电极膜部分与所述熔断器由相同的导电性材料的膜形成的、B7～B9的任一项中记载的芯片电容器。

根据B10记载的发明，能将电极膜部分与熔断器以公共的导电性材料膜来构成。而且，通过切断与各电极膜部分对应的熔断器，能隔出该电极膜部分。(B11)还包含覆盖所述上部电极膜且形成为使所述第1外部电极以及所述第2外部电极露出的保护膜的、B1～B10的任一项中记载的芯片电容器。

根据B11记载的发明，使第1以及第2外部电极露出，另一方面，使上部电极膜由保护膜进行覆盖，由此能以公共的没计实现多种电容值，且能提供可靠性高的芯片电容器。(B12)所述保护膜延伸至所述基板的侧面且覆盖该侧面的、B11中记载的芯片电容器。

根据B12记载的发明，还能从基板的侧面进行保护，因此能进一步提高芯片电容器的可靠性。(B13)一种具有第1外部电极以及第2外部电极的芯片电容器的制造方法，包含：在基板的表面区域的包括所述第1外部电极以及第2外部电极的各自正下方的区域在内的区域，各自形成扩散区域的工序；在所述基板上形成多个电容器元件的工序；在所述基板上形成用于将所述多个电容器元件按照能分别隔出的方式与所述第1外部电极或第2外部电极连接的多个熔断器的工序；以及在所述基板上形成第1外部电极以及第2外部电极的工序。

根据B13记载的发明，通过将对应于需要的电容值而选择出的熔断器切断，能在成为公共的设计的同时，制造多个电容值的芯片电容器。另外，能制造不受寄生电容的影响的芯片电容器。(B14)所述多个电容器元件形成为具有彼此不同的电容值的、B13中记载的芯片电容器的制造方法。

根据B14记载的发明，通过适当地选择多个电容器元件来进行组合，能实现多种电容值。(B15)所述多个电容器元件的电容值被设定为呈等比数列的、B14中记载的芯片电容器的制造方法。根据B15记载的发明，通过适当地选择多个电容器元件来进行组合，能实现多种电容值，且还能实现针对期望的电容值的微调整(契合)。例如，通过将所述等比数列的公比设为2，能以该等比数列的初项(在该数列内为最小值的项)的精度来契合芯片电容器的电容值。(B16)还包含将所述多个熔断器当中的至少一个切断的熔断器切断工序的、B13～B15的任一项中记载的芯片电容器的制造方法。

根据B16记载的发明，通过适当地选择要切断的熔断器，能将芯片电容器的电容值契合至期望的电容值。即，通过适当地选择要连接于第1以及第2外部电极的电容器元件，并切断与除此以外的电容器元件对应的熔断器，能制造契合至期望的电容值的芯片电容器。(B17)还包含对所述多个电容器元件的总电容值进行测量的工序、以及基于所述测量出的总电容值来选择应进行所述切断的熔断器的工序，且在所述熔断器切断工序中，切断选择出的所述熔断器的、B16中记载的芯片电容器的制造方法。

根据B17记载的发明，对多个电容器元件的总电容值进行测量，并基于其测量结果来选择要切断的熔断器，因此能使芯片电容器的电容值可靠地成为目的的电容值。(B18)还包含在切断了所述熔断器后，形成覆盖所述熔断器的切断部的保护膜的工序的、B16或B17中记载的芯片电容器的制造方法。

根据B18记载的发明，熔断器的切断部被保护膜覆盖，因此能避免异物或水分对切断部的侵入，故不仅能以公共的设计来实现多种电容值，而且能制造可靠性高的芯片电容器。(B19)形成所述多个电容器元件的工序包含：在所述基板上形成下部电极膜的工序；在所述下部电极膜上形成电容膜的工序；在所述电容膜上按照与所述下部电极膜对置的方式形成上部电极膜的工序；以及将所述上部电极膜以及所述下部电极膜当中的一者的电极膜分割为多个电极膜部分的(例如通过光刻来分割)的工序，所述多个电极膜部分经由所述电容膜与所述上部电极膜以及下部电极膜当中的另一者的电极膜对置，由此形成所述多个电容器元件的、B13～B18的任一项中记载的芯片电容器的制造方法。

根据B19记载的发明，能形成在下部电极膜与上部电极膜之间夹持电容膜的电容器构造。而且，通过将上部电极膜以及下部电极膜当中的一者分割为多个电极膜部分，能在基板上形成在该分割出的电极膜部分与另一者的电极膜之间夹持电容膜的构造的多个电容器元件。(B20)按照所述多个电极膜部分以彼此不同的对置面积与所述另一者的电极膜的对置的方式来分割所述一者的电极膜的、B19中记载的芯片电容器的制造方法。

根据B20记载的发明，多个电极膜部分以彼此不同的对置面积与另一者的电极膜对置，从而能将电容值不同的多个电容器元件形成于基板上。因此，通过适当地选择不同的电容值的电容器元件来进行组合，能制造多种电容值的芯片电容器。(B21)所述多个电极膜部分的所述对置面积被设定为呈等比数列的、B19中记载的芯片电容器的制造方法。

根据B21记载的发明，能将电容值被设定为呈等比数列的多个电容器元件形成于基板上。由此，通过适当地选择多个电容器元件来进行组合，能提供多种电容值的芯片电容器，且能实现到期望的电容值的准确的契合。(B22)所述一者的电极膜与所述熔断器由相同的导电性材料的膜形成的、B19～B21的任一项中记载的芯片电容器的制造方法。

根据B22记载的发明，能将电极膜部分与熔断器以相同的导电性材料的膜来形成，因此能将它们从同一膜进行图案化而形成。由此，制造工序变得简单。(B23)一种芯片电容器，包含：基板；形成于所述基板上的绝缘膜；形成于所述绝缘膜上的下部电极膜；形成于所述下部电极膜上的电容膜；在所述电容膜上形成为与所述下部电极膜对置的上部电极膜；配置于所述绝缘膜上且与所述下部电极膜连接的第1外部电极；配置于所述绝缘膜上且与所述上部电极膜连接的第2外部电极；形成于所述基板内，且在包含所述第1外部电极的正下方在内的区域与包含所述第2外部电极的正下方在内的区域之间，彼此逆向连接的一对二极管。

根据B23记载的发明，成为不受寄生电容的影响而能准确地进行电容值的契合的芯片电容器。(B24)所述一对二极管包含：包含所述第1外部电极的正下方或下部电极的正下方在内的所述基板的表面区域中所形成的杂质扩散区域；以及包含所述第2外部电极的正下方或下部电极的正下方在内的所述基板的表面区域中所形成的杂质扩散区域的、B23记载的芯片电容器。

根据B24记载的发明，通过形成杂质扩散区域，能容易地形成一对二极管。(B25)所述基板是半导体基板，所述一对二极管由所述基板与所述杂质区域的pn结形成的、B24记载的芯片电容器。根据B25记载的发明，一对二极管能使用半导体的pn结来容易地制作。(2)第2参考例所涉及的发明的实施方式以下，参照附图来详细说明第2参考例的实施方式。

图18是第2参考例的第1实施方式所涉及的芯片电容器的俯视图，图19是其断面图，示出了从图18的切断面线IXX-IXX观察的切断面。进而，图20是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。芯片电容器51具备：基板52、配置于基板52上的第1外部电极53、以及同样配置于基板52上的第2外部电极54。基板52在本实施方式中，具有俯视下将四个角倒角后的矩形形状。矩形形状例如为0.3mm×0.15mm左右的尺寸。在基板52的长边方向两端部分别配置有第1外部电极53以及第2外部电极54。第1外部电极53以及第2外部电极54在本实施方式中具有在基板52的短边方向上延伸的大致矩形的平面形状，在与基板52的角对应的各2处具有倒角部。在基板52上，在第1外部电极53以及第2外部电极54之间的电容器配置区域55内，配置有多个电容器元件C1～C9。多个电容器元件C1～C9经由多个熔断器组件57而分别与第1外部电极53电连接。

如图19以及图20所示，在基板52的表面形成有绝缘膜58，在绝缘膜58的表面形成有下部电极膜311。下部电极膜311形成为：不仅跨电容器配置区域55的大致全域，而且延伸至第2外部电极54的正下方的区域。更具体而言，下部电极膜311具有：作为电容器元件C1～C9的公共的下部电极而发挥功能的电容器电极区域311A、以及用于外部电极引出的焊盘区域311B。电容器电极区域311A位于电容器配置区域55，焊盘区域311B位于第2外部电极54的正下方。

在电容器配置区域55，按照覆盖下部电极膜311(电容器电极区域311A)的方式形成有电容膜(电介质膜)312。电容膜312跨电容器电极区域311A的全域而连续，在本实施方式中，进而延伸至第1外部电极53的正下方的区域，覆盖了电容器配置区域55外的绝缘膜58。在电容膜312之上，形成有上部电极膜313。在图18中，为了明确，对上部电极膜313附小圆点来表示。上部电极膜313具有：位于电容器配置区域55的电容器电极区域313A、位于第1外部电极53的正下方的焊盘区域313B、以及配置于焊盘区域313B与电容器电极区域313A之间的熔断器区域313C。

在电容器电极区域313A中，上部电极膜313被分割为多个电极膜部分331～339。在本实施方式中，各电极膜部分331～339均形成为矩形形状，从熔断器区域313C起朝着第2外部电极54带状地延伸。多个电极膜部分331～339以多种对置面积夹持电容膜312而与下部电极膜311对置。更具体而言，电极膜部分331～339相对于下部电极膜311的对置面积可以规定为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分331～339包含对置面积不同的多个电极膜部分，更具体而言，包含具有被设定为呈公比为2的等比数列的对置面积的多个电极膜部分331～338(或331～337，339)。由此，由各电极膜部分331～339和夹持电容膜312而对置的下部电极膜311分别构成的多个电容器元件C1～C9包含具有彼此不同的电容值的多个电容器元件。在电极膜部分331～339的对置面积之比如前所述的情况下，电容器元件C1～C9的电容值之比等于该对置面积之比，成为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电容器元件C1～C9将包含电容值被设定为呈公比为2的等比数列的多个电容器元件C1～C8(或C1～C7，C9)。

在本实施方式中，电极膜部分331～335形成为宽度相等、且长度之比设定为1∶2∶4∶8∶16的带状。另外，电极膜部分335，336，337，338，339形成为长度相等、且宽度之比设定为1∶2∶4∶8∶8的带状。电极膜部分335～339延伸形成为跨从电容器配置区域55的第1外部电极53侧的端缘起至第2外部电极54侧的端缘为止的范围，电极膜部分331～334形成得比其短。

焊盘区域313B形成为与第1外部电极53为大致相似形，具有包含与基板52的角部对应的2个倒角部的大致矩形的平面形状。沿该焊盘区域313B的一个长边(相对于基板52的周缘为内方侧的长边)配置有熔断器区域313C。熔断器区域313C包含沿焊盘区域313B的所述1个长边而排列的多个熔断器组件57。熔断器组件57以相同的材料与上部电极膜313的焊盘区域313B一体形成。多个电极膜部分331～339与1个或多个熔断器组件57一体形成，经由这些熔断器组件57与焊盘区域313B连接，并经由该焊盘区域313B与第1外部电极53电连接。面积较小的电极膜部分331～336通过一个熔断器组件57而与焊盘区域313B连接，面积较大的电极膜部分337～339经由多个熔断器组件57而与焊盘区域313B连接。不需要使用全部的熔断器组件57，在本实施方式中，一部分的熔断器组件57处于未使用状态。

熔断器组件57包含：用于与焊盘区域313B进行连接的第1幅宽部57A和用于与电极膜部分331～339进行连接的第2幅宽部57B；以及对第1以及第2幅宽部57A、57B之间进行连接的幅窄部57C。幅窄部57C构成为能通过激光进行切断(熔断)。由此，能将电极膜部分331～339当中不需要的电极膜部分通过熔断器组件57的切断而从第1以及第2外部电极53、54电气式隔出。

尽管在图18以及图20中省略了图示，但如图19所示，包含上部电极膜313的表面在内的芯片电容器51的表面由钝化膜59覆盖。钝化膜59例如由氮化膜构成，形成为：不仅在芯片电容器51的上表面，还延伸至基板52的侧面，覆盖该侧面。进而，在钝化膜59之上形成有由聚酰亚胺树脂等构成的树脂膜310。树脂膜310形成为：覆盖芯片电容器51的上表面，进而延伸至基板52的侧面，覆盖该侧面上的钝化膜59。

钝化膜59以及树脂膜310是对芯片电容器51的表面进行保护的保护膜。在这些膜，在与第1外部电极53以及第2外部电极54对应的区域分别形成有焊盘开口321，322。焊盘开口321，322分别按照使上部电极膜313的焊盘区域313B的一部分的区域、下部电极膜311的焊盘区域311B的一部分的区域露出的方式贯通钝化膜59以及树脂膜310。进而，在本实施方式中，与第2外部电极54对应的焊盘开口322还贯通电容膜312。

在焊盘开口321，322，分别埋入有第1外部电极53以及第2外部电极54。由此，第1外部电极53与上部电极膜313的焊盘区域313B接合，第2外部电极54与下部电极膜311的焊盘区域311B接合。第1以及第2外部电极53，54形成为从树脂膜310的表面突出。由此，能将芯片电容器51相对于安装基板进行倒装芯片接合。

在本实施方式中，基板52例如使用了由半导体形成的半导体基板(例如p型硅基板)。故而，若参照图19来进行说明，则在第1外部电极53的正下方，在该第1外部电极53与基板52之间，形成对绝缘膜58以及电容膜312进行夹持的寄生电容。另外，在第2外部电极54的正下方，在该第2外部电极54与基板52之间，形成夹持绝缘膜58的寄生电容。而且，这些寄生电容将经由基板52而串联连接于第1外部电极53以及第2外部电极54之间。而且，该寄生电容的串联电路将相对于所述构成的电容器元件C1～C9并联连接，对于芯片电容器51加上寄生电容，另外，尤其在要将芯片电容器51契合至期望的电容值(例如1pF以下)的情况下成为障碍。

为此，在本实施方式中，在第1外部电极53的正下方以及焊盘区域313B的正下方的基板52的表面区域，形成有掺杂了n型杂质的n型扩散区域323。另外，在第2外部电极54的正下方以及下部电极膜311的正下方，也形成有掺杂了n型杂质的n型扩散区域324。如此，通过在基板52的表面区域形成扩散区域323，324，从而在基板52、扩散区域323以及第1外部电极53之间形成基于pn结的二极管。同样地，在基板52、扩散区域324以及第2外部电极54之间也形成基于pn结的二极管。其结果是，芯片电容器51的电气等效电路如图21所示。

在图21中，C是芯片电容器51的本来的电容，CP1以及CP2分别是第1外部电极53以及第2外部电极54侧的寄生电容。这些寄生电容CP1以及CP2通过由pn结形成的彼此逆向连接的一对二极管D1，D2而被电气截止，对第1外部电极53以及第2外部电极54间进行连接的串联寄生电容电路从外部电极53，54分离。

图22是表示芯片电容器51的内部的电气构成的电路图。在第1外部电极53与第2外部电极54之间并联连接有多个电容器元件C1～C9。在各电容器元件C1～C9与第1外部电极53之间，串联插入有分别由一个或多个熔断器组件57构成的熔断器F1～F9。在将熔断器F1～F9全部进行了连接时，芯片电容器51的电容值等于电容器元件C1～C9的电容值的总和。若切断从多个熔断器F1～F9中选择出的1个或2个以上的熔断器，则与该切断出的熔断器对应的电容器元件被隔出，芯片电容器51的电容值减少该隔出的电容器元件的电容值那么多。

为此，若对焊盘区域311B，313B之间的电容值(电容器元件C1～C9的总电容值)进行测量，并在其后以激光来熔断根据期望的电容值而从熔断器F1～F9中适当地选择出的一个或多个熔断器，则能进行向期望的电容值的契合(激光微调)。尤其是，若电容器元件C1～C8的电容值被设定为呈公比为2的等比数列，则能以与处于最小的电容值(该等比数列的初项的值)的电容器元件C1的电容值对应的精度而实现向目标的电容值的契合的微调整。

例如，电容器元件C1～C9的电容值可以规定如下。C1＝0.03125pF C2＝0.0625pF C3＝0.125pF C4＝0.25pF C5＝0.5pF C6＝1pF C7＝2pF C8＝4pF C9＝4pF。在此情况下，能以0.03125pF的最小契合精度来对芯片电容器51的电容进行微调整。另外，通过从熔断器F1～F9适当地选择要切断的熔断器，能提供0.1pF～10pF之间的任意的电容值的芯片电容器51。

如上所述，根据本实施方式，在第1外部电极53以及第2外部电极54之间，设置有能由熔断器F1～F9隔出的多个电容器元件C1～C9。电容器元件C1～C9包含不同的电容值的多个电容器元件，更具体而言包含电容值被设定为呈等比数列的多个电容器元件。由此，通过从熔断器F1～F9中选择1个或多个熔断器并以激光进行熔断，能提供不变更设计就能对应多种电容值、且准确地契合至期望的电容值的芯片电容器51。

关于芯片电容器51的各部的细节，以下加入说明。基板52例如可以具有俯视下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形状(优选为0.4mm×0.2mm以下的大小)。电容器配置区域55大致成为具有相当于基板52的短边的长度的一边的正方形区域。基板52的厚度可以是150μm左右。基板52例如可以是通过从背面侧(未形成电容器元件C1～C9的表面)起的研削或研磨而被薄型化的基板。作为基板52的材料，既可以使用以硅基板为代表的半导体基板，也可以使用玻璃基板，还可以使用树脂薄膜。

绝缘膜58可以是氧化硅膜等的氧化膜。其膜厚可以是左右。下部电极膜311优选是导电性膜，尤其优选是金属膜，例如可以是铝膜。由铝膜构成的下部电极膜311能通过溅射法来形成。上部电极膜313也同样，优选由导电性膜，尤其优选由金属膜构成，可以是铝膜。由铝膜构成的上部电极膜313能通过溅射法来形成。用于将上部电极膜313的电容器电极区域313A分割为电极膜部分331～339且将熔断器区域313C整形为多个熔断器组件57的图案化能通过光刻以及蚀刻工序来执行。

电容膜312例如能由氮化硅膜构成，其膜厚能设为(例如)。电容膜312可以是通过等离子CVD(化学气相生长)而形成的氮化硅膜。钝化膜59例如能由氮化硅膜构成，例如能通过等离子CVD法来形成。其膜厚可以设为左右。树脂膜310如前所述，能由聚酰亚胺膜以外的树脂膜构成。

第1以及第2外部电极53，54例如可以由将与下部电极膜311或上部电极膜313相接的镍层、层叠于该镍层上的钯层、以及层叠于该钯层上的金层进行了层叠后的层叠构造膜构成，例如能以镀覆法(更具体而言为无电解镀覆法)来形成。镍层有助于对下部电极膜311或上部电极膜313的紧贴性的提高，钯层作为对上部电极膜或下部电极膜的材料与第1以及第2外部电极53，54的最上层的金的相互扩散进行抑制的扩散防止层发挥功能。

图23是用于说明芯片电容器51的制造工序的一例的流程图。作为基板52，例如准备p型硅基板。而且，在基板52的表面区域的、成为下部电极膜311的正下方的区域以及成为上部电极膜313的焊盘区域313B的正下方的区域，掺杂n型杂质，来形成n型扩散区域323，324(步骤S0)。接着，在基板52的表面，通过热氧化法和/或CVD法，来形成由氧化膜(例如氧化硅膜)构成的绝缘膜58(步骤S1)。接下来，例如通过溅射法，将由铝膜构成的下部电极膜311形成于绝缘膜58的表面全域(步骤S2)。下部电极膜311的膜厚可以设为左右。接下来，在该下部电极膜的表面，通过光刻来形成与下部电极膜311的最终形状对应的抗蚀图案(步骤S3)。将该抗蚀图案作为掩模，通过对下部电极膜进行蚀刻，来得到图18等所示的图案的下部电极膜311(步骤S4)。下部电极膜311的蚀刻例如能通过反应性离子蚀刻来进行。

接下来，例如通过等离子CVD法，在下部电极膜311上形成由氮化硅膜等构成的电容膜312(步骤S5)。在未形成下部电极膜311的区域，在绝缘膜58的表面将形成电容膜312。接着，在该电容膜312之上形成上部电极膜313(步骤S6)。上部电极膜313例如由铝膜构成，能通过溅射法来形成。其膜厚可设为左右。接着，在上部电极膜313的表面，通过光刻来形成与上部电极膜313的最终形状对应的抗蚀图案(步骤S7)。通过以该抗蚀图案为掩模的蚀刻，将上部电极膜313图案化为最终形状(参照图18等)(步骤S8)。由此，上部电极膜313被整形为如下图案：在电容器电极区域313A具有多个电极膜部分331～339，在熔断器区域313C具有多个熔断器组件57，并具有与这些熔断器组件57连接的焊盘区域313B。用于上部电极膜313的图案化的蚀刻既可以通过利用了磷酸等的蚀刻液的湿式蚀刻来进行，也可以通过反应性离子蚀刻来进行。

其后，将检查用探头推到上部电极膜313的焊盘区域313B和下部电极膜311的焊盘区域311B，来测量多个电容器元件C1～C9的总电容值(步骤S9)。基于该测量出的总电容值，对应于作为目的的芯片电容器51的电容值，来选择要隔出的电容器元件，即要切断的熔断器(步骤S10)。

接着，如图24A所示，在基板52上的整面例如形成由氮化膜构成的覆盖膜326(步骤S11)。该覆盖膜326的形成可以通过等离子CVD法来进行，例如可以形成膜厚左右的氮化硅膜。覆盖膜326覆盖经图案化的上部电极膜313，在未形成上部电极膜313的区域覆盖电容膜312。覆盖膜326将在熔断器区域313C覆盖熔断器组件57。

从该状态起，进行用于熔断熔断器组件57的激光微调(步骤S12)。即，如图24B所示，对构成根据所述总电容值的测量结果而选择出的熔断器的熔断器组件57投射激光327，来熔断该熔断器组件57的幅窄部57C。由此，对应的电容器元件被从焊盘区域313B隔出。在对熔断器组件57投射激光327时，基于覆盖膜326的作用，在熔断器组件57的附近蓄积激光327的能量，由此来熔断熔断器组件57。

接下来，如图24C所示，例如通过等离子CVD法，来使氮化硅膜沉积于覆盖膜326上，形成钝化膜59(步骤S13)。前述的覆盖膜326在最终形态下，与钝化膜59一体化，构成该钝化膜59的一部分。在熔断器的切断后所形成的钝化膜59进入到在熔断器熔断时同时被破坏了的覆盖膜326的开口内，保护熔断器组件57的切断面。因此，钝化膜59能防止在熔断器组件57的切断处进入异物或浸入水分。钝化膜59整体上例如可以形成为具有左右的膜厚。

接下来，在钝化膜59上形成在要形成第1以及第2外部电极53，54的位置上具有贯通孔的抗蚀图案(步骤S14)。以该抗蚀图案为掩模来进行钝化膜59的蚀刻。由此，将形成使下部电极膜311在焊盘区域311B露出的焊盘开口；以及使上部电极膜313在焊盘区域313B露出的焊盘开口(步骤S15)。钝化膜59的蚀刻可以通过反应性离子蚀刻来进行。在钝化膜59的蚀刻之际，同样由氮化膜形成的电容膜312也将开口，由此，下部电极膜311的焊盘区域311B将露出。

接着，对整面涂敷树脂膜(步骤S16)。作为树脂膜，例如使用感光性的聚酰亚胺的涂敷膜。通过对于该树脂膜，进行针对与所述焊盘开口对应的区域的曝光工序、以及其后的显影工序，从而能进行基于光刻的树脂膜的图案化(步骤S17)。由此，形成将树脂膜310以及钝化膜59贯通了的焊盘开口321，322。其后，执行用于对树脂膜进行硬化的热处理(固化处理)(步骤S18)，进而，在焊盘开口321，322内，例如通过无电解镀覆法，来使第1外部电极53以及第2外部电极54生长(步骤S19)。如此，得到图18等所示的构造的芯片电容器51。

在利用了光刻工序的上部电极膜313的图案化中，能精度良好地形成微小面积的电极膜部分331～339，进而能形成精细的图案的熔断器组件57。而且，在上部电极膜313的图案化之后，经过总电容值的测量，来决定要切断的熔断器。通过对该决定出的熔断器进行切断，能得到准确地契合至期望的电容值的芯片电容器51。

图25是用于说明第2参考例的第2实施方式所涉及的芯片电容器325的构成的俯视图。在图25中，对与前述的图18所示的各部对应的部分赋予同一参照标号来表示。在前述的第1实施方式中，上部电极膜313的电容器电极区域313A分别被分割为带状的电极膜部分331～339。在此情况下，如图18所示，在电容器配置区域55内会产生不能作为电容器元件利用的区域，不能对小的基板52上的受限的区域进行有效活用。

为此，在图25所示的实施方式中，多个电极膜部分331～339被分割为L字形的电极膜部分341～349。由此，例如，图25的构成中的电极膜部分349能以图18的构成的电极膜部分339的1.5倍的面积而与下部电极膜311对置。由此，在图18的第1实施方式中，若设与电极膜部分339对应的电容器元件C9具有4pF的电容，则通过使用本实施方式中的电极膜部分349，电容器元件C9能具有6pF的电容。由此，能对电容器配置区域55内有效活用，以更宽的范围来设定芯片电容器51的电容值。

此外，在本实施方式中同样，为了隔出寄生电容，在作为基板52的表面区域的、第1外部电极53的正下方的区域以及下部电极膜311正下方的区域形成扩散区域，形成有基于pn结的一对二极管。本实施方式所涉及的芯片电容器325的制造工序与图23所示的工序实质上相同。但在上部电极膜313的图案化(步骤S7，S8)中，电容器电极区域313A被分割为图25所示的形状的多个电极膜部分331～339。

图26是用于说明第2参考例的第3实施方式所涉及的芯片电容器328的构成的分解立体图，与在前述的第1实施方式的说明中用到的图20同样地表现了芯片电容器328的各部。在第1实施方式中，下部电极膜311具有由跨电容器配置区域55的大致全域的连续图案构成的电容器电极区域311A，上部电极膜313的电容器电极区域313A被分割为多个电极膜部分331～339。

与此相对，在本实施方式中，上部电极膜313的电容器电极区域313A形成为跨电容器配置区域55的大致全域而连续的连续膜图案，另一方面，下部电极膜311的电容器电极区域311A被分割为多个电极膜部分351～359。电极膜部分351～359既可以形成为与第1实施方式中的电极膜部分331～339同样的形状以及面积比，也可以形成为与第2实施方式中的电极膜部分341～349同样的形状以及面积比。如此，由电极膜部分351～359、电容膜312、以及上部电极膜313来构成了多个电容器元件。该多个电容器元件的至少一部分构成了电容值不同的(例如各电容值被设定为呈等比数列)电容器元件群。

下部电极膜311进而在电容器电极区域311A与焊盘区域311B之间具有熔断器区域311C。在熔断器区域311C，与第1实施方式的熔断器组件57同样的多个熔断器组件329沿焊盘区域311B排列成一列。各电极膜部分351～359经由一个或多个熔断器组件329而与焊盘区域311B连接。

基于这样的构成，电极膜部分351～359也以彼此不同的对置面积与上部电极膜313对置，它们通过切断熔断器组件329而能分个隔出。因此，得到与第1实施方式的情况同样的效果。尤其是，通过形成为使多个电极膜部分351～359的至少一部分以被设定为呈公比为2的等比数列的对置面积来与上部电极膜313对置，从而与第1实施方式的情况同样地，能提供以高精度契合至需要的电容值的芯片电容器。

此外，在本实施方式中也与上述的各实施方式同样地，为了隔出寄生电容，在作为基板52的表面区域的、第1外部电极53的正下方的区域以及第2外部电极54的正下方的区域形成扩散区域，形成有基于pn结的一对二极管。本实施方式所涉及的芯片电容器328的制造工序与图23所示的工序实质上相同。但在下部电极膜311的图案化(步骤S3，S4)中，电容器电极区域311A被分割为电极膜部分351，359，且在熔断器区域311C将形成多个熔断器组件329。另外，在上部电极膜313的图案化(步骤S7，S8)中，不进行多个电极膜部分的形成，也不能进行熔断器组件的形成。进而，在激光微调(步骤S12)中，通过激光来切断形成于下部电极膜311的熔断器组件329。在激光微调之际，下部电极膜311被电容膜312覆盖，因此能将该电容膜312用作用于蓄积激光的能量的覆盖膜。因此，可以将在前紧挨激光微调的覆盖膜的形成进行省略(步骤S11)。

尽管以上针对第2参考例的实施方式进行了说明，但第2参考例还能以其他的形态来实施。例如，尽管在前述的实施方式中示出了上部电极膜以及下部电极膜当中的一者被分割为多个电极膜的构成，但上部电极膜以及下部电极膜两者也可以均被分割为多个电极膜部分。进而，尽管在前述的实施方式中示出了上部电极膜或下部电极膜与熔断器组件一体化的例子，但也可以是由与上部电极膜或下部电极膜不同的导体膜来形成熔断器组件。进而，尽管在前述的实施方式中示出了包括多个电容器元件具有呈公比r(0＜r，r≠1)＝2的等比数列的电容值的多个电容器元件的例子，但该等比数列的公比也可以是2以外的数。另外，尽管在前述的实施方式中示出了在基板52的表面形成有绝缘膜58，但只要基板52是绝缘性的基板，就还能省略绝缘膜58。另外，可以使用导电性基板来作为基板52，使用该导电性基板作为下部电极，按照与导电性基板的表面相接的方式来形成电容膜312。在此情况下，可以从导电性基板的背面引出一者的外部电极。进而，在使用导电性基板的情况下，可以利用基于pn结的二极管以外的二极管，进行易于在基板与外部电极之间发生的寄生电容的隔出。

此外，能在所述(1)第2参考例所涉及的发明的特征中所记载的事项的范围内实施各种设计变更。例如，将在各特征B1～B25中未确定的制造的工序进行变更、省去、追加后的技术，也包含在第2参考例的范围内。＜第3参考例所涉及的发明＞(1)第3参考例所涉及的发明的特征例如，第3参考例所涉及的发明的特征是以下的C1～C23。(C1)一种芯片电容器，包含：基板；配置于所述基板上的第1外部电极；配置于所述基板上的第2外部电极；形成于所述基板上，并连接于所述第1外部电极以及所述第2外部电极之间的多个电容器元件；以及形成于所述基板上，分别插在所述多个电容器元件与所述第1外部电极或所述第2外部电极之间，且能将所述多个电容器元件分别隔出的多个熔断器，作为所述基板，使用了电阻率为30Ω·cm以上的基板。

根据C1记载的发明，在配置于基板上的第1以及第2外部电极之间连接有多个电容器元件。而且，在多个电容器元件与第1或第2外部电极之间，设置有能将该多个电容器元件分别隔出的多个熔断器。为此，通过选择一个或多个熔断器来切断，能容易且迅速地对应多种电容值。换言之，能对多种电容值的芯片电容器应用公共的设计。另外，成为不受寄生电容的影响而能准确地进行电容值的契合的芯片电容器。

更具体而言，若基板的电阻率高，则形成于第1外部电极以及第2外部电极的正下方的寄生电容不会通过基板而彼此电连接。由此，使这些寄生电容通过的电路不会在第1外部电极以及第2外部电极之间形成。由此，能将在第1外部电极以及第2外部电极与基板之间生成了的寄生电容从芯片电容器本来的电路隔出，因此即使选择半导体来作为基板材料，也能制造无妨碍的芯片电容器。(C2)所述基板具有100Ω·cm以上的电阻率的、C1记载的芯片电容器。

根据C2记载的发明，使用电阻率大的基板，能更可靠地分离寄生电容，即使本来的电容器电容小，也能去除寄生电容造成的影响。(C3)所述多个电容器元件具有彼此不同的电容值的、C1或C2中记载的芯片电容器。

根据该构成，通过将电容值不同的多个电容器元件进行组合，能以公共的设计来实现各种电容值的芯片电容器。(C4)所述多个电容器元件的电容值被设定为呈等比数列的、C3中记载的芯片电容器。根据C4记载的发明，通过适当地选择要连接于第1外部电极以及第2外部电极之间的多个电容器元件，能将芯片电容器的电容值准确地契合至期望的电容值。例如，通过将所述等比数列的公比设为2，能以该等比数列的初项(在该数列内为最小值的项)的精度来契合芯片电容器的电容值。(C5)所述多个熔断器当中的至少一个被切断的、C1～C4的任一项中记载的芯片电容器。

根据C5记载的发明，契合了电容值的芯片电容器存在1个或多个熔断器被切断的情况。通过熔断器的切断，能选择连接于第1外部电极以及第2外部电极之间的电容器元件，由此，能实现需要的电容值的芯片电容器。(C6)包含形成于所述基板上的下部电极膜、形成于所述下部电极膜上的电容膜、以及在所述电容膜上形成为与所述下部电极膜对置的上部电极膜，所述上部电极膜以及上述下部电极膜当中的一者的电极膜包含经分割得到的多个电极膜部分，所述多个电极膜部分经由所述电容膜与所述上部电极膜以及所述下部电极膜当中的另一者的电极膜对置，由此形成所述多个电容器元件的、C1～C5的任一项中记载的芯片电容器。

根据C6记载的发明，在下部电极膜与上部电极膜之间，通过夹持电容膜来构成了电容器构造。而且，通过将上部电极膜以及下部电极膜当中的一者的电极膜分割为多个电极膜部分，从而各电极膜部分与另一者的电极膜对置，由此，多个电容器元件将被设置于基板上。(C7)所述多个电极膜部分以彼此不同的对置面积与所述另一者的电极膜对置的、C6中记载的芯片电容器。

根据C7记载的发明，与对置面积彼此不同的多个电极膜部分对应的多个电容器元件将具有彼此不同的电容值。由此，通过将它们适当地组合，能实现多种电容值的芯片电容器。更具体而言，通过切断与选择出的多个电容器元件以外的电容器元件对应的熔断器并将它们从第1以及第2外部电极之间隔出，能构成具有需要的电容值的芯片电容器。(C8)所述多个电极膜部分的所述对置面积被设定为呈等比数列的、C7中记载的芯片电容器。

根据C8记载的发明，能将电容值被设定为呈等比数列的多个电容器元件设置于基板上。由此，能实现多种电容值的芯片电容器，且电容值的微调整也能通过熔断器的切断来进行。(C9)所述多个电极膜部分与所述熔断器由相同的导电性材料的膜形成的、C6～C8的任一项中记载的芯片电容器。

根据C9记载的发明，能将电极膜部分与熔断器以公共的导电性材料膜来构成。而且，通过切断与各电极膜部分对应的熔断器，能隔出该电极膜部分。(C10)还包含覆盖所述上部电极膜且形成为使所述第1外部电极以及所述第2外部电极露出的保护膜的、C1～C9的任一项中记载的芯片电容器。

根据C10记载的发明，使第1以及第2外部电极露出，另一方面，使上部电极膜由保护膜进行覆盖，由此能以公共的没计实现多种电容值，且能提供可靠性高的芯片电容器。(C11)所述保护膜延伸至所述基板的侧面且覆盖该侧面的、C10中记载的芯片电容器。

根据C11记载的发明，还能从基板的侧面进行保护，因此能进一步提高芯片电容器的可靠性。(C12)一种具有第1外部电极以及第2外部电极的芯片电容器的制造方法，包含：准备具有电阻率为30Ω·cm以上优选为100Ω·cm以上的电阻率的基板来作为所述基板的工序；在所述基板上形成多个电容器元件的工序；在所述基板上形成用于将所述多个电容器元件按照能分别隔出的方式与所述第1外部电极或第2外部电极连接的多个熔断器的工序；以及在所述基板上形成第1外部电极以及第2外部电极的工序。

根据C12记载的发明，通过将对应于需要的电容值而选择出的熔断器切断，能在成为公共的设计的同时，制造多个电容值的芯片电容器。另外，能制造不受寄生电容的影响的芯片电容器。(C13)所述多个电容器元件形成为具有彼此不同的电容值的、C12中记载的芯片电容器的制造方法。

根据C13记载的发明，通过适当地选择多个电容器元件来进行组合，能实现多种电容值。(C14)所述多个电容器元件的电容值被设定为呈等比数列的、C13中记载的芯片电容器的制造方法。根据C14记载的发明，通过适当地选择多个电容器元件来进行组合，能实现多种电容值，且还能实现针对期望的电容值的微调整(契合)。例如，通过将所述等比数列的公比设为2，能以该等比数列的初项(在该数列内为最小值的项)的精度来契合芯片电容器的电容值。(C15)还包含将所述多个熔断器当中的至少一个切断的熔断器切断工序的、C12～C14的任一项中记载的芯片电容器的制造方法。

根据C15记载的发明，通过适当地选择要切断的熔断器，能将芯片电容器的电容值契合至期望的电容值。即，通过适当地选择要连接于第1以及第2外部电极的电容器元件，并切断与除此以外的电容器元件对应的熔断器，能制造契合至期望的电容值的芯片电容器。(C16)还包含对所述多个电容器元件的总电容值进行测量的工序、以及基于所述测量出的总电容值来选择应进行所述切断的熔断器的工序，且在所述熔断器切断工序中，切断选择出的所述熔断器的、C15中记载的芯片电容器的制造方法。

根据C16记载的发明，对多个电容器元件的总电容值进行测量，并基于其测量结果来选择要切断的熔断器，因此能使芯片电容器的电容值可靠地成为目的的电容值。(C17)还包含在切断了所述熔断器后，形成覆盖所述熔断器的切断部的保护膜的工序的、C15或C16中记载的芯片电容器的制造方法。

根据C17记载的发明，熔断器的切断部被保护膜覆盖，因此能避免异物或水分对切断部的侵入，故不仅能以公共的设计来实现多种电容值，而且能制造可靠性高的芯片电容器。(C18)形成所述多个电容器元件的工序包含：在所述基板上形成下部电极膜的工序；在所述下部电极膜上形成电容膜的工序；在所述电容膜上按照与所述下部电极膜对置的方式形成上部电极膜的工序；以及将所述上部电极膜以及所述下部电极膜当中的一者的电极膜分割为多个电极膜部分的(例如通过光刻来分割)的工序，所述多个电极膜部分经由所述电容膜与所述上部电极膜以及下部电极膜当中的另一者的电极膜对置，由此形成所述多个电容器元件的、C12～C17的任一项中记载的芯片电容器的制造方法。

根据C18记载的发明，能形成在下部电极膜与上部电极膜之间夹持电容膜的电容器构造。而且，通过将上部电极膜以及下部电极膜当中的一者分割为多个电极膜部分，能在基板上形成在该分割出的电极膜部分与另一者的电极膜之间夹持电容膜的构造的多个电容器元件。(C19)按照所述多个电极膜部分以彼此不同的对置面积与所述另一者的电极膜的对置的方式来分割所述一者的电极膜的、C18中记载的芯片电容器的制造方法。

根据C19记载的发明，多个电极膜部分以彼此不同的对置面积与另一者的电极膜对置，从而能将电容值不同的多个电容器元件形成于基板上。因此，通过适当地选择不同的电容值的电容器元件来进行组合，能制造多种电容值的芯片电容器。(C20)所述多个电极膜部分的所述对置面积被设定为呈等比数列的、C18中记载的芯片电容器的制造方法。

根据C20记载的发明，能将电容值被设定为呈等比数列的多个电容器元件形成于基板上。由此，通过适当地选择多个电容器元件来进行组合，能提供多种电容值的芯片电容器，且能实现到期望的电容值的准确的契合。(C21)所述一者的电极膜与所述熔断器由相同的导电性材料的膜形成的、C18～C20的任一项中记载的芯片电容器的制造方法。

根据C21记载的发明，能将电极膜部分与熔断器以相同的导电性材料的膜来形成，因此能将它们从同一膜进行图案化而形成。由此，制造工序变得简单。(C22)一种芯片电容器，包含：具有30Ω·cm以上的电阻率的基板；形成于所述基板上的绝缘膜；形成于所述绝缘膜上的下部电极膜；形成于所述下部电极膜上的电容膜；在所述电容膜上形成为与所述下部电极膜对置的上部电极膜；配置于所述绝缘膜上且与所述下部电极膜连接的第1外部电极；以及配置于所述绝缘膜上且与所述上部电极膜连接的第2外部电极。(C23)所述基板具有100Ω·cm以上的电阻率的、C22记载的芯片电容器。

根据C22，23记载的发明，对于基板能使用半导体，且成为不受寄生电容的影响而能准确地进行电容值的契合的芯片电容器。(2)第3参考例所涉及的发明的实施方式以下，参照附图来详细说明第3参考例的实施方式。图27是第3参考例的第1实施方式所涉及的芯片电容器的俯视图，图28是其断面图，示出了从图27的切断面线XXVIII-XXVIII观察的切断面。进而，图29是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。

芯片电容器61具备：基板62；配置于基板62上的第1外部电极63；以及同样配置于基板62上的第2外部电极64。基板62在本实施方式中具有俯视下将四个角倒角后的矩形形状。矩形形状例如为0.3mm×0.15mm左右的尺寸。在基板62的长边方向两端部分别配置有第1外部电极63以及第2外部电极64。第1外部电极63以及第2外部电极64在本实施方式中具有在基板62的短边方向上延伸的大致矩形的平面形状，在与基板62的角对应的各2处具有倒角部。在基板62上，在第1外部电极63以及第2外部电极64之间的电容器配置区域65内，配置有多个电容器元件C1～C9。多个电容器元件C1～C9经由多个熔断器组件67而分别与第1外部电极63电连接。

如图28以及图29所示，在基板62的表面形成有绝缘膜68，在绝缘膜68的表面形成有下部电极膜411。下部电极膜411形成为：不仅跨电容器配置区域65的大致全域，而且延伸至第2外部电极64的正下方的区域。更具体而言，下部电极膜411具有：作为电容器元件C1～C9的公共的下部电极而发挥功能的电容器电极区域411A、以及用于外部电极引出的焊盘区域411B。电容器电极区域411A位于电容器配置区域65，焊盘区域411B位于第2外部电极64的正下方。

在电容器配置区域65，按照覆盖下部电极膜411(电容器电极区域411A)的方式形成有电容膜(电介质膜)412。电容膜412跨电容器电极区域411A的全域而连续，在本实施方式中，进而延伸至第1外部电极63的正下方的区域，覆盖了电容器配置区域65外的绝缘膜68。在电容膜412之上，形成有上部电极膜413。在图27中，为了明确，对上部电极膜413附小圆点来表示。上部电极膜413具有：位于电容器配置区域65的电容器电极区域413A、位于第1外部电极63的正下方的焊盘区域413B、以及配置于焊盘区域413B与电容器电极区域413A之间的熔断器区域413C。

在电容器电极区域413A中，上部电极膜413被分割为多个电极膜部分431～439。在本实施方式中，各电极膜部分431～439均形成为矩形形状，从熔断器区域413C起朝着第2外部电极64带状地延伸。多个电极膜部分431～439以多种对置面积夹持电容膜412而与下部电极膜411对置。更具体而言，电极膜部分431～439相对于下部电极膜411的对置面积可以规定为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分431～439包含对置面积不同的多个电极膜部分，更具体而言，包含具有被设定为呈公比为2的等比数列的对置面积的多个电极膜部分431～438(或431～437，439)。由此，由各电极膜部分431～439和夹持电容膜412而对置的下部电极膜411分别构成的多个电容器元件C1～C9包含具有彼此不同的电容值的多个电容器元件。在电极膜部分431～439的对置面积之比如前所述的情况下，电容器元件C1～C9的电容值之比等于该对置面积之比，成为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电容器元件C1～C9将包含电容值被设定为呈公比为2的等比数列的多个电容器元件C1～C8(或C1～C7，C9)。

在本实施方式中，电极膜部分431～435形成为宽度相等、且长度之比设定为1∶2∶4∶8∶16的带状。另外，电极膜部分435，436，437，438，439形成为长度相等、且宽度之比设定为1∶2∶4∶8∶8的带状。电极膜部分435～439延伸形成为跨从电容器配置区域65的第1外部电极63侧的端缘起延伸至第2外部电极64侧的端缘为止的范围，电极膜部分431～434形成得比其短。

焊盘区域413B形成为与第1外部电极63为大致相似形，具有包含与基板62的角部对应的2个倒角部的大致矩形的平面形状。沿该焊盘区域413B的一个长边(相对于基板62的周缘为内方侧的长边)配置有熔断器区域413C。熔断器区域413C包含沿焊盘区域413B的所述1个长边而排列的多个熔断器组件67。熔断器组件67以相同的材料与上部电极膜413的焊盘区域413B一体形成。多个电极膜部分431～439与1个或多个熔断器组件67一体形成，经由这些熔断器组件67与焊盘区域413B连接，并经由该焊盘区域413B与第1外部电极63电连接。面积较小的电极膜部分431～436通过一个熔断器组件67而与焊盘区域413B连接，面积较大的电极膜部分437～439经由多个熔断器组件67而与焊盘区域413B连接。不需要使用全部的熔断器组件67，在本实施方式中，一部分的熔断器组件67处于未使用状态。

熔断器组件67包含：用于与焊盘区域413B进行连接的第1幅宽部67A和用于与电极膜部分431～439进行连接的第2幅宽部67B；以及对第1以及第2幅宽部67A、67B之间进行连接的幅窄部67C。幅窄部67C构成为能通过激光进行切断(熔断)。由此，能将电极膜部分431～439当中不需要的电极膜部分通过熔断器组件67的切断而从第1以及第2外部电极63、64电气式隔出。

尽管在图27以及图29中省略了图示，但如图28所示，包含上部电极膜413的表面在内的芯片电容器61的表面由钝化膜69覆盖。钝化膜69例如由氮化膜构成，形成为：不仅在芯片电容器61的上表面，还延伸至基板62的侧面，覆盖该侧面。进而，在钝化膜69之上形成有由聚酰亚胺树脂等构成的树脂膜410。树脂膜410形成为：覆盖芯片电容器61的上表面，进而延伸至基板62的侧面，覆盖该侧面上的钝化膜69。

钝化膜69以及树脂膜410是对芯片电容器61的表面进行保护的保护膜。在这些膜，在与第1外部电极63以及第2外部电极64对应的区域分别形成有焊盘开口414，415。焊盘开口414，415分别按照使上部电极膜413的焊盘区域413B的一部分的区域、下部电极膜411的焊盘区域411B的一部分的区域露出的方式贯通钝化膜69以及树脂膜410。进而，在本实施方式中，与第2外部电极64对应的焊盘开口415还贯通电容膜412。

在焊盘开口414，415，分别埋入有第1外部电极63以及第2外部电极64。由此，第1外部电极63与上部电极膜413的焊盘区域413B接合，第2外部电极64与下部电极膜411的焊盘区域411B接合。第1以及第2外部电极63，64形成为从树脂膜410的表面突出。由此，能将芯片电容器61相对于安装基板进行倒装芯片接合。

在本实施方式所涉及的构成的芯片电容器61，会产生寄生电容。若参照图28来进行说明，则在第1外部电极63的正下方，在该第1外部电极63与基板62之间，形成对绝缘膜68以及电容膜412进行夹持的寄生电容CP1。另外，在第2外部电极64的正下方，在该第2外部电极64与基板62之间，形成夹持绝缘膜68的寄生电容CP2。而且，这些寄生电容CP1，CP2将经由基板62而串联连接于第1外部电极63以及第2外部电极64之间。而且，该寄生电容的串联电路将相对于所述构成的电容器元件C1～C9并联连接，使芯片电容器61整体的电容值下降，另外，将妨碍芯片电容器61契合至期望的电容值。

但是，在本实施方式中，使用了具有30Ω·cm以上更优选为100Ω·cm以上的电阻率的基板62来作为基板62，因此能分离寄生电容CP1，CP2，能去除寄生电容CP1，CP2对本来的电容器电容造成的影响。更具体地，参照图30来进行说明。

图30(A)是芯片电容器61的电气等效电路。在图30(A)中，C是芯片电容器61本来的电容，CP1以及CP2分别是第1外部电极63以及第2外部电极64侧的寄生电容。另外，R是与芯片电容器61的本来的电容器电路串联存在的电阻。另一方面，Rs是基板62的电阻。

图30(A)的等效电路能重写为图30(B)所示的等效电路。在图30(B)中，Cp表示寄生电容CP1以及CP2的合成电容。在图30(B)的等效电路中，R与C的串联电路是阻抗Z0的芯片电容器61固有的值，合成电容Cp与基板62的电阻Rs的串联电路能表现为阻抗Zp。

为此，如图30(C)所示，在包含寄生电容Cp以及基板电阻Rs在内的等效电路中，设Cp＝0.3pF，R＝0.5Ω，以C＝0.2pF，1pF，10pF的方式变化，且使Rs以10Ω～10MΩ的方式变化，确认了f＝5GHz时的阻抗特性。

图31是表示频率f＝5GHz时的仅R以及C的阻抗(Z0)特性、以及在对Cp，Rs进行了合成的情况下的阻抗(Z0//Zp)特性的曲线图。从图31能确认：为了使芯片电容器61在电容0.2pF以上时不受寄生电容的影响，需要使基板62的电阻值至少为1KΩ以上。

关于为了使基板62的电阻值为1KΩ以上而所需的基板62的电阻率，若将基板62的有效电阻区域设想为图32所示的尺寸，即1边为0.15mm的立方体芯片的情形，则电阻率p(Ω·cm)需要设为ρ*10/0.15*10/0.15*0.15/10＝Rs*66.7＞1KΩ。

由此，ρ＞15Ω·cm成为基板62的最低电阻率。关于本实施方式的芯片电容器61，基板62的大小为图32中说明的尺寸的约2倍，因此用于芯片电容器61的基板62的电阻率为30Ω·cm以上即可。

此外，在本实施方式的芯片电容器61中，即使是0.2pF的低电容，为了不受寄生电容的影响，也使用电阻率100Ω·cm以上的硅基板来进行了制造。图33是表示芯片电容器61的内部的电气构成的电路图。在第1外部电极63与第2外部电极64之间并联连接有多个电容器元件C1～C9。在各电容器元件C1～C9与第1外部电极63之间，串联插入有由一个或多个熔断器组件67分别构成的熔断器F1～F9。

在将熔断器F1～F9全部进行了连接时，芯片电容器61的电容值等于电容器元件C1～C9的电容值的总和。若切断从多个熔断器F1～F9中选择出的1个或2个以上的熔断器，则与该切断出的熔断器对应的电容器元件被隔出，芯片电容器61的电容值减少该隔出的电容器元件的电容值那么多。

为此，若对焊盘区域411B，413B之间的电容值(电容器元件C1～C9的总电容值)进行测量，并在其后以激光来熔断根据期望的电容值而从熔断器F1～F9中适当地选择出的一个或多个熔断器，则能进行向期望的电容值的契合(激光微调)。尤其是，若电容器元件C1～C8的电容值被设定为呈公比为2的等比数列，则能以与处于最小的电容值(该等比数列的初项的值)的电容器元件C1的电容值对应的精度而实现向目标的电容值的契合的微调整。

例如，电容器元件C1～C9的电容值可以规定如下。C1＝0.03125pF C2＝0.0625pF C3＝0.125pF C4＝0.25pF C5＝0.5pF C6＝1pF C7＝2pF C8＝4pF C9＝4pF。在此情况下，能以0.03125pF的最小契合精度来对芯片电容器61的电容进行微调整。另外，通过从熔断器F1～F9适当地选择要切断的熔断器，能提供0.1pF～10pF之间的任意的电容值的芯片电容器61。

如上所述，根据本实施方式，在第1外部电极63以及第2外部电极64之间，设置有能由熔断器F1～F9隔出的多个电容器元件C1～C9。电容器元件C1～C9包含不同的电容值的多个电容器元件，更具体而言包含电容值被设定为呈等比数列的多个电容器元件。由此，通过从熔断器F1～F9中选择1个或多个熔断器并以激光进行熔断，能提供不变更设计就能对应多种电容值、且能准确地契合至期望的电容值的芯片电容器61。

关于芯片电容器61的各部的细节，以下加入说明。基板62例如可以具有俯视下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形状(优选为0.4mm×0.2mm以下的大小)。电容器配置区域65大致成为具有相当于基板62的短边的长度的一边的正方形区域。基板62的厚度可以是150μm左右。基板62例如可以是通过从背面侧(未形成电容器元件C1～C9的表面)起的研削或研磨而被薄型化的基板。作为基板62的材料，既可以使用以硅基板为代表的半导体基板，也可以使用玻璃基板，还可以使用树脂薄膜。

绝缘膜68可以是氧化硅膜等的氧化膜。其膜厚可以是左右。下部电极膜411优选是导电性膜，尤其优选是金属膜，例如可以是铝膜。由铝膜构成的下部电极膜411能通过溅射法来形成。上部电极膜413也同样，优选由导电性膜，尤其优选由金属膜构成，可以是铝膜。由铝膜构成的上部电极膜413能通过溅射法来形成。用于将上部电极膜413的电容器电极区域413A分割为电极膜部分431～439且将熔断器区域413C整形为多个熔断器组件67的图案化能通过光刻以及蚀刻工序来执行。

电容膜412例如能由氮化硅膜构成，其膜厚能设为(例如)。电容膜412可以是通过等离子CVD(化学气相生长)而形成的氮化硅膜。钝化膜69例如能由氮化硅膜构成，例如能通过等离子CVD法来形成。其膜厚可以设为左右。树脂膜410如前所述，能由聚酰亚胺膜以外的树脂膜构成。

第1以及第2外部电极63，64例如可以由将与下部电极膜411或上部电极膜413相接的镍层、层叠于该镍层上的钯层、以及层叠于该钯层上的金层进行了层叠后的层叠构造膜构成，例如能以镀覆法(更具体而言为无电解镀覆法)来形成。镍层有助于对下部电极膜411或上部电极膜413的紧贴性的提高，钯层作为对上部电极膜或下部电极膜的材料与第1以及第2外部电极63，64的最上层的金的相互扩散进行抑制的扩散防止层发挥功能。

图34是用于说明芯片电容器61的制造工序的一例的流程图。作为基板62，例如准备电阻率为100Ω·cm以上的基板。接着，在基板62的表面，通过热氧化法和/或CVD法，来形成由氧化膜(例如氧化硅膜)构成的绝缘膜68(步骤S1)。接下来，例如通过溅射法，将由铝膜构成的下部电极膜411形成于绝缘膜68的表面全域(步骤S2)。下部电极膜411的膜厚可以设为左右。接下来，在该下部电极膜的表面，通过光刻来形成与下部电极膜411的最终形状对应的抗蚀图案(步骤S3)。将该抗蚀图案作为掩模，通过对下部电极膜进行蚀刻，来得到图27等所示的图案的下部电极膜411(步骤S4)。下部电极膜411的蚀刻例如能通过反应性离子蚀刻来进行。

接下来，例如通过等离子CVD法，在下部电极膜411上形成由氮化硅膜等构成的电容膜412(步骤S5)。在未形成下部电极膜411的区域，在绝缘膜68的表面将形成电容膜412。接着，在该电容膜412之上形成上部电极膜413(步骤S6)。上部电极膜413例如由铝膜构成，能通过溅射法来形成。其膜厚可设为左右。接着，在上部电极膜413的表面，通过光刻来形成与上部电极膜413的最终形状对应的抗蚀图案(步骤S7)。通过以该抗蚀图案为掩模的蚀刻，将上部电极膜413图案化为最终形状(参照图27等)(步骤S8)。由此，上部电极膜413被整形为如下图案：在电容器电极区域413A具有多个电极膜部分431～439，在熔断器区域413C具有多个熔断器组件67，并具有与这些熔断器组件67连接的焊盘区域413B。用于上部电极膜413的图案化的蚀刻既可以通过利用了磷酸等的蚀刻液的湿式蚀刻来进行，也可以通过反应性离子蚀刻来进行。

其后，将检查用探头推到上部电极膜413的焊盘区域413B和下部电极膜411的焊盘区域411B，来测量多个电容器元件C1～C9的总电容值(步骤S9)。基于该测量出的总电容值，对应于作为目的的芯片电容器61的电容值，来选择要隔出的电容器元件，即要切断的熔断器(步骤S10)。

接着，如图35A所示，在基板62上的整面例如形成由氮化膜构成的覆盖膜416(步骤S11)。该覆盖膜416的形成可以通过等离子CVD法来进行，例如可以形成膜厚左右的氮化硅膜。覆盖膜416覆盖经图案化的上部电极膜413，在未形成上部电极膜413的区域覆盖电容膜412。覆盖膜416将在熔断器区域413C覆盖熔断器组件67。

从该状态起，进行用于熔断熔断器组件67的激光微调(步骤S12)。即，如图35B所示，对构成根据所述总电容值的测量结果而选择出的熔断器的熔断器组件67投射激光417，来熔断该熔断器组件67的幅窄部67C。由此，对应的电容器元件被从焊盘区域413B隔出。在对熔断器组件67投射激光417时，基于覆盖膜416的作用，在熔断器组件67的附近蓄积激光417的能量，由此来熔断熔断器组件67。

接下来，如图35C所示，例如通过等离子CVD法，来使氮化硅膜沉积于覆盖膜416上，形成钝化膜69(步骤S13)。前述的覆盖膜416在最终形态下，与钝化膜69一体化，构成该钝化膜69的一部分。在熔断器的切断后所形成的钝化膜69进入到在熔断器熔断时同时被破坏了的覆盖膜416的开口内，保护熔断器组件67的切断面。因此，钝化膜69能防止在熔断器组件67的切断处进入异物或浸入水分。钝化膜69整体上例如可以形成为具有左右的膜厚。

接下来，在钝化膜69上形成在要形成第1以及第2外部电极63，64的位置上具有贯通孔的抗蚀图案(步骤S14)。以该抗蚀图案为掩模来进行钝化膜69的蚀刻。由此，将形成使下部电极膜411在焊盘区域411B露出的焊盘开口；以及使上部电极膜413在焊盘区域413B露出的焊盘开口(步骤S15)。钝化膜69的蚀刻可以通过反应性离子蚀刻来进行。在钝化膜69的蚀刻之际，同样由氮化膜形成的电容膜412也将开口，由此，下部电极膜411的焊盘区域411B将露出。

接着，对整面涂敷树脂膜(步骤S16)。作为树脂膜，例如使用感光性的聚酰亚胺的涂敷膜。通过对于该树脂膜，进行针对与所述焊盘开口对应的区域的曝光工序、以及其后的显影工序，从而能进行基于光刻的树脂膜的图案化(步骤S17)。由此，形成将树脂膜410以及钝化膜69贯通了的焊盘开口414，415。其后，执行用于对树脂膜进行硬化的热处理(固化处理)(步骤S18)，进而，在焊盘开口414，415内，例如通过无电解镀覆法，来使第1外部电极63以及第2外部电极64生长(步骤S19)。如此，得到图27等所示的构造的芯片电容器61。

在利用了光刻工序的上部电极膜413的图案化中，能精度良好地形成微小面积的电极膜部分431～439，进而能形成精细的图案的熔断器组件67。而且，在上部电极膜413的图案化之后，经过总电容值的测量，来决定要切断的熔断器。通过对该决定出的熔断器进行切断，能得到准确地契合至期望的电容值的芯片电容器61。

图36是用于说明第3参考例的第2实施方式所涉及的芯片电容器418的构成的俯视图。在图36中，对与前述的图27所示的各部对应的部分赋予同一参照标号来表示。在前述的第1实施方式中，上部电极膜413的电容器电极区域413A分别被分割为带状的电极膜部分431～439。在此情况下，如图27所示，在电容器配置区域65内会产生不能作为电容器元件利用的区域，不能对小的基板62上的受限的区域进行有效活用。

为此，在图36所示的实施方式中，多个电极膜部分431～439被分割为L字形的电极膜部分441～449。由此，例如，图36的构成中的电极膜部分449能以图27的构成的电极膜部分439的1.5倍的面积而与下部电极膜411对置。由此，在图27的第1实施方式中，若设与电极膜部分439对应的电容器元件C9具有4pF的电容，则通过使用本实施方式中的电极膜部分449，电容器元件C9能具有6pF的电容。由此，能对电容器配置区域65内有效活用，以更宽的范围来设定芯片电容器418的电容值。

此外，在本实施方式中同样，为了不受寄生电容的影响，基板62具有100Ω·cm以上的电阻率。本实施方式所涉及的芯片电容器418的制造工序与图34所示的工序实质上相同。但在上部电极膜413的图案化(步骤S7，S8)中，电容器电极区域413A被分割为图34所示的形状的多个电极膜部分431～439。

图37是用于说明第3参考例的第3实施方式所涉及的芯片电容器419的构成的分解立体图，与在前述的第1实施方式的说明中用到的图29同样地表现了芯片电容器419的各部。在第1实施方式中，下部电极膜411具有由跨电容器配置区域65的大致全域的连续图案构成的电容器电极区域411A，上部电极膜413的电容器电极区域413A被分割为多个电极膜部分431～439。

与此相对，在本实施方式中，上部电极膜413的电容器电极区域413A形成为跨电容器配置区域65的大致全域而连续的连续膜图案，另一方面，下部电极膜411的电容器电极区域411A被分割为多个电极膜部分451～459。电极膜部分451～459既可以形成为与第1实施方式中的电极膜部分431～439同样的形状以及面积比，也可以形成为与第2实施方式中的电极膜部分441～449同样的形状以及面积比。如此，由电极膜部分451～459、电容膜412、以及上部电极膜413来构成了多个电容器元件。该多个电容器元件的至少一部分构成了电容值不同的(例如各电容值被设定为呈等比数列)电容器元件群。

下部电极膜411进而在电容器电极区域411A与焊盘区域411B之间具有熔断器区域411C。在熔断器区域411C，与第1实施方式的熔断器组件67同样的多个熔断器组件420沿焊盘区域411B排列成一列。各电极膜部分451～459经由一个或多个熔断器组件420而与焊盘区域411B连接。

基于这样的构成，电极膜部分451～459也以彼此不同的对置面积与上部电极膜413对置，它们通过切断熔断器组件420而能分个隔出。因此，得到与第1实施方式的情况同样的效果。尤其是，通过形成为使多个电极膜部分451～459的至少一部分以被设定为呈公比为2的等比数列的对置面积来与上部电极膜413对置，从而与第1实施方式的情况同样地，能提供以高精度契合至需要的电容值的芯片电容器。

此外，在本实施方式中同样，为了不受寄生电容的影响，基板62具有100Ω·cm以上的电阻率。本实施方式所涉及的芯片电容器419的制造工序与图34所示的工序实质上相同。但在下部电极膜411的图案化(步骤S3，S4)中，电容器电极区域411A被分割为电极膜部分451，459，且在熔断器区域411C将形成多个熔断器组件420。另外，在上部电极膜413的图案化(步骤S7，S8)中，不进行多个电极膜部分的形成，也不能进行熔断器组件的形成。进而，在激光微调(步骤S12)中，通过激光来切断形成于下部电极膜411的熔断器组件420。在激光微调之际，下部电极膜411被电容膜412覆盖，因此能将该电容膜412用作用于蓄积激光的能量的覆盖膜。因此，可以省略在前紧挨激光微调的覆盖膜的形成(步骤S11)。

尽管以上针对第3参考例的实施方式进行了说明，但第3参考例还能以其他的形态来实施。例如，尽管在前述的实施方式中示出了上部电极膜以及下部电极膜当中的一者被分割为多个电极膜的构成，但上部电极膜以及下部电极膜两者也可以均被分割为多个电极膜部分。进而，尽管在前述的实施方式中示出了上部电极膜或下部电极膜与熔断器组件一体化的例子，但也可以是由与上部电极膜或下部电极膜不同的导体膜来形成熔断器组件。进而，尽管在前述的实施方式中示出了包括多个电容器元件具有呈公比r(0＜r，r≠1)＝2的等比数列的电容值的多个电容器元件的例子，但该等比数列的公比也可以是2以外的数。另外，尽管在前述的实施方式中示出了在基板62的表面形成有绝缘膜68，但只要基板62是绝缘性的基板，就还能省略绝缘膜68。另外，可以使用导电性基板来作为基板62，使用该导电性基板作为下部电极，按照与导电性基板的表面相接的方式来形成电容膜412。在此情况下，可以从导电性基板的背面引出一者的外部电极。进而，在使用导电性基板的情况下，为了不受寄生电容的影响，基板62由具有30Ω·cm以上优选为100Ω·cm以上的电阻率的半导体形成为好。

此外，能在所述(1)第3参考例所涉及的发明的特征中所记载的事项的范围内实施各种设计变更。例如，将在各特征C1～C23中未确定的制造的工序进行变更、省去、追加后的技术，也包含在第3参考例的范围内。＜第4参考例所涉及的发明＞(1)第4参考例所涉及的发明的特征例如，第4参考例所涉及的发明的特征是以下的D1～D22。(D1)一种芯片电容器，包含：具有形成有沟槽的表面的基板、以及具有对所述基板的表面进行仿形的电容膜的电容器构造。

根据D1记载的发明，在基板的表面形成有沟槽，电容膜被设置成对形成有该沟槽的表面进行仿形，由此形成了电容器构造。因此，基板的表面积大于与基板的主面垂直的俯视下的外观上的表面积。与之相应，对基板的表面进行仿形的电容膜具有大的面积，因此电容器构造能具有大的电容值。如此，能提供兼顾了基板的小型化和大电容化的芯片电容器。(D2)所述电容器构造具有多个电容器元件，还包含：设置于所述基板的第1外部电极；设置于所述基板的第2外部电极；以及形成于所述基板上，且分别被插在所述多个电容器元件与所述第1外部电极或所述第2外部电极之间，能将所述多个电容器元件分别隔出的多个熔断器的、D1中记载的芯片电容器。

在D2记载的发明中，在配置于基板上的第1以及第2外部电极之间连接有多个电容器元件。而且，在多个电容器元件与第1或第2外部电极之间，设置有能将该多个电容器元件分别隔出的多个熔断器。为此，通过选择一个或多个熔断器来切断，能容易且迅速地对应多种电容值。换言之，能对多种电容值的芯片电容器应用公共的设计。(D3)所述多个电容器元件具有彼此不同的电容值的、D2中记载的芯片电容器。

根据D3记载的发明，通过对电容值不同的多个电容器元件进行组合，能以公共的设计来实现各种电容值的芯片电容器。(D4)所述多个电容器元件的电容值被设定为呈等比数列的、D3中记载的芯片电容器。根据D4记载的发明，通过适当地选择要连接于第1外部电极以及第2外部电极之间的多个电容器元件，能将芯片电容器的电容值准确地契合至期望的电容值。例如，通过将所述等比数列的公比设为2，能以该等比数列的初项(在该数列内为最小值的项)的精度来契合芯片电容器的电容值。(D5)所述多个熔断器当中的至少一个被切断的、D2～D4的任一项中记载的芯片电容器。

契合了电容值的芯片电容器存在1个或多个熔断器被切断的情况。通过熔断器的切断，能选择连接于第1外部电极以及第2外部电极之间的电容器元件，由此，能实现需要的电容值的芯片电容器。(D6)所述电容器构造包含夹持所述电容膜而对置的下部电极以及上部电极，所述下部电极相对于所述电容膜而配置于所述基板侧，所述上部电极相对于所述电容膜而配置于所述基板的相反侧，所述下部电极以及所述上部电极当中的一者的电极包含与所述多个电容器元件各自对应的多个电极膜部分的、D2～D5的任一项中记载的芯片电容器。

根据D6记载的发明，通过在下部电极与上部电极之间夹持电容膜，来构成了电容器构造。而且，通过将上部电极以及下部电极当中的一者的电极分割为多个电极膜部分，从而各电极膜部分与另一者的电极对置，由此，多个电容器元件将被设置于基板上。(D7)所述多个电极膜部分以彼此不同的对置面积与所述下部电极以及所述上部电极当中的另一者的电极对置的、D6中记载的芯片电容器。

根据D7记载的发明，与对置面积彼此不同的多个电极膜部分对应的多个电容器元件将具有彼此不同的电容值。由此，通过将它们适当地组合，能实现多种电容值的芯片电容器。更具体而言，通过将与选择出的多个电容器元件以外的电容器元件对应的熔断器切断来将它们从第1以及第2外部电极之间隔出，能构成具有需要的电容值的芯片电容器。(D8)所述多个电极膜部分的所述对置面积被设定为呈等比数列的、D7中记载的芯片电容器。

根据D8记载的发明，能将被设定为电容值呈等比数列的多个电容器元件设置于基板上。由此，能实现多种电容值的芯片电容器，且电容值的微调整也能通过熔断器的切断来进行。(D9)所述上部电极是所述一者的电极的、D6～D8的任一项中记载的芯片电容器。(D10)所述基板是导电性基板，所述电容膜形成为与所述基板的表面相接，所述基板构成了所述下部电极的、D6～D9的任一项中记载的芯片电容器。

根据D10记载的发明，在制造时，即使上部电极相对于设计的位置形成得有些错位，也能使上部电极整体可靠地与下部电极对置。故而，能使各电容器元件的电容值的精度得以提高。另外，能使各电容器元件的构造简单。进而，能与沟槽的形成同时地形成下部电极，因此还能简化制造工序。(D11)所述第1外部电极以及所述第2外部电极当中的一者与所述基板的背面接合的、D10记载的芯片电容器。

根据D11记载的发明，在导电性基板的表面，还能将要形成第1外部电极以及第2外部电极当中的一者的区域作为上部电极的形成空间来有效利用。其结果，能最大限度地利用导电性基板的表面的面积，因此能谋求进一步的大电容化。(D12)所述上部电极是所述一者的电极，且所述下部电极包含对所述基板的表面进行仿形而形成的导电性膜的、D6～D8的任一项中记载的芯片电容器。(D13)在所述基板的表面形成有绝缘膜，且在所述绝缘膜的表面形成有所述导电性膜的、D12中记载的芯片电容器。(D14)所述电极膜部分与所述熔断器是由相同的导电性材料的膜来形成的、D6～D13的任一项中记载的芯片电容器。

在D14记载的发明中，能将电极膜部分和熔断器以公共的导电性材料膜来构成。而且，通过切断与各电极膜部分对应的熔断器，能隔出该电极膜部分。(D15)所述上部电极由表面平坦形成的电极膜构成的、D6～D13的任一项中记载的芯片电容器。

根据D15记载的发明，能使针对上部电极的表面的成膜性得以提高，因此例如在上部电极之上，能精度良好地形成绝缘膜或金属膜(追加的电极膜等)。(D16)所述多个电容器元件包含共有一个所述沟槽的至少2个电容器元件的、D2～D15的任一项中记载的芯片电容器。

根据D16记载的发明，能维持多个电容器元件间的俯视下的外观上的表面积的比率不变地，以相同的比率来增大各电容器构造的电容值。(D17)所述多个电容器元件包含：配置于形成有所述沟槽的区域的至少1个电容器元件、以及配置于未形成所述沟槽的区域的至少1个电容器元件的、D2～D16的任一项中记载的芯片电容器。

根据D17记载的发明，期望大电容化的电容器元件通过配置于形成有沟槽的区域，能增大该电容器元件的电容值。另一方面，针对是小电容也可以的电容器元件，通过配置于未形成沟槽的区域来不使其大电容化，从而在切断熔断器来设计芯片电容器的电容值之际，能作为用于对电容值进行微调整的要素来使用。(D18)一种芯片电容器的制造方法，包含：在基板的表面形成沟槽的工序；以及在形成有所述沟槽的基板的表面，形成具有对所述基板的表面进行仿形的电容膜的电容器构造的工序。

根据D18记载的发明，能制造兼顾了基板的小型化与大电容化的芯片电容器。(D19)所述芯片电容器包含设置于所述基板的第1外部电极以及第2外部电极，形成所述电容器构造的工序包含形成多个电容器元件的工序，还包含：在所述基板上形成将所述多个电容器元件以能分别隔出的方式与所述第1外部电极或所述第2外部电极连接的多个熔断器的工序；以及形成所述第1外部电极以及所述第2外部电极的工序的、D18中记载的芯片电容器的制造方法。

根据D19记载的发明，通过将对应于需要的电容值而选择出的熔断器切断，能在成为公共的设计的同时，制造多个电容值的芯片电容器。(D20)还包含切断所述多个熔断器当中的至少一个的熔断器切断工序的、D18或D19中记载的芯片电容器的制造方法。

根据D20记载的发明，通过适当地选择要切断的熔断器，能将芯片电容器的电容值契合至期望的电容值。即，通过适当地选择要连接于第1以及第2外部电极的电容器元件，并切断与除此以外的电容器元件对应的熔断器，能制造契合至期望的电容值的芯片电容器。(D21)还包含对所述多个电容器元件的总电容值进行测量的工序、以及基于所述测量出的总电容值来选择应进行所述切断的熔断器的工序，且在所述熔断器切断工序中，切断选择出的所述熔断器的、D20中记载的芯片电容器的制造方法。

根据D21记载的发明，对多个电容器元件的总电容值进行测量，并基于其测量结果来选择要切断的熔断器，因此能使芯片电容器的电容值可靠地成为目的的电容值。(D22)还包含在切断了所述熔断器后，形成覆盖所述熔断器的切断部的保护膜的工序的、D20或D21中记载的芯片电容器的制造方法。

根据D22记载的发明，熔断器的切断部被保护膜覆盖，因此能避免异物或水分对切断部的侵入，故不仅能以公共的设计来实现多种电容值，而且能制造可靠性高的芯片电容器。(2)第4参考例所涉及的发明的实施方式以下，参照附图来详细说明第4参考例的实施方式。

图38是第4参考例的第1实施方式所涉及的芯片电容器的俯视图，图39是其断面图，示出了从图38的切断面线XXXIX-XXXIX观察的切断面。进而，图40是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。芯片电容器71具备：基板72、配置于基板上的第1外部电极73、同样配置于基板72上的第2外部电极74、以及多个电容器元件C0～C9。

基板72在本实施方式中是导电性基板(例如，具有5mΩ·cm以下的电阻率的硅基板)，具有俯视下将四个角倒角后的矩形形状。在基板72的长边方向两端部分别配置有第1外部电极73以及第2外部电极74。第1外部电极73以及第2外部电极74在本实施方式中具有在基板72的短边方向上延伸的大致矩形的平面形状，在与基板72的角对应的各2处具有倒角部。

另外，基板72具有：作为多个电容器元件C0～C9的公共的下部电极而发挥功能的电容器电极区域72A、以及用于外部电极引出的焊盘区域72B。电容器电极区域72A在本实施方式中包含：第1外部电极73的正下方的区域、以及第1外部电极73以及第2外部电极74之间的区域。电容器元件C0位于电容器电极区域72A中的第1外部电极73的正下方的区域，对于第1外部电极73直接电连接。另一方面，电容器元件C1～C9位于电容器电极区域72A中的第1外部电极73以及第2外部电极74之间的区域，经由多个熔断器组件77而分别与第1外部电极73电连接。

在基板72，在电容器电极区域72A内，形成有多个沟槽76。在图38中，为了明确，以斜阴影线示出了沟槽76。多个沟槽76选择性地形成于电容器电极区域72A的一部分。由此，电容器电极区域72A还包含沟槽形成区域516和沟槽非形成区域517。沟槽形成区域516以及沟槽非形成区域517在本实施方式中按照对第1外部电极73以及第2外部电极74之间的区域进行2分割的方式，例如，与基板72的短边方向彼此相邻地形成。

在沟槽形成区域516中，多个沟槽76形成为彼此平行的条状。各沟槽76在跨沟槽形成区域516以及沟槽非形成区域517的方向(在本实施方式中，基板72的短边方向)上朝着沟槽非形成区域517延伸。多个沟槽76的间距、以及各沟槽76的深度或宽度等能按照芯片电容器71所要求的电容值来适当设计。

在基板72的表面，在电容器电极区域72A按照与基板72的表面相接的方式形成有电容膜(电介质膜)512。电容膜512跨电容器电极区域72A的全域而连续，其一表面以及另一面是对基板72的表面进行仿形(跟随)而形成的。由此，多个沟槽76的内面被电容膜512覆盖。另外，电容膜512在本实施方式中形成为使焊盘区域72B露出。在该露出的焊盘区域72B上，形成有下部电极膜511。下部电极膜511与基板72的焊盘区域72B直接电连接。

在电容膜512之上，形成有上部电极膜513。在图38中，为了明确，着色示出了上部电极膜513。上部电极膜513具有：其表面平坦形成，且位于电容器电极区域72A的第1外部电极73以及第2外部电极74之间的区域的电容器电极区域；位于电容器电极区域72A的第1外部电极73的正下方的焊盘区域513B；以及配置于焊盘区域513B与电容器电极区域513A之间的熔断器区域513C。

在电容器电极区域513A中，上部电极膜513被分割为多个电极膜部分531～539。在本实施方式中，各电极膜部分531～539当中，电极膜部分534～539配置于沟槽形成区域516，电极膜部分531～533配置于沟槽非形成区域517。配置于沟槽形成区域516的电极膜部分534～539形成为矩形形状，从熔断器区域513C起横跨多个沟槽76地朝着第2外部电极74带状地延伸。换言之，多个沟槽76分别跨多个电极膜部分534～539地与它们正交。由此，各沟槽76被至少2个电容器元件C4～C9共有。

多个电极膜部分534～539以多种对置面积夹持电容膜512而与基板72的电容器电极区域513A对置。更具体而言，电极膜部分534～539相对于电容器电极区域513A的、与基板72的主面垂直的俯视下的外观上的对置面积可以规定为1∶2∶4∶8∶16∶32。即，多个电极膜部分534～539包含对置面积不同的多个电极膜部分，更具体而言，包含具有被设定为呈公比为2的等比数列的对置面积的多个电极膜部分534～539。另外，多个电极膜部分534～539在沟槽76被埋设于电容膜512的内侧，在各沟槽76也夹持电容膜512而与电容器电极区域513A对置。

由此，由各电极膜部分534～539和夹持电容膜512而对置的基板72分别构成的多个电容器元件C4～C9包含具有彼此不同的电容值的多个电容器元件。在电极膜部分534～539的对置面积之比如前所述的情况下，电容器元件C4～C9的电容值之比等于该对置面积之比，成为1∶2∶4∶8∶16∶32。即，多个电容器元件C4～C9将包含电容值被设定为呈公比为2的等比数列的多个电容器元件C4～C9。

在本实施方式中，电极膜部分534～536形成为宽度相等、且长度之比设定为1∶2∶4的带状。另外，电极膜部分536～539形成为长度相等、且宽度之比被设定为1∶2∶4∶8的带状。电极膜部分536～539延伸形成为跨从电容器电极区域72A的第1外部电极73侧的端缘起至第2外部电极74侧的端缘为止的范围，电极膜部分534，535形成得比其短。

另一方面，配置于沟槽非形成区域517的电极膜部分531～533形成为L字形。在是像电极膜部分534～539那样形成为带状的构成的情况下，如图38所示，会在沟槽形成区域516内产生不能作为电容器元件利用的区域，不能有效地活用小的基板72上的受限的区域。为此，通过像电极膜部分531～533那样设为L字形，能对沟槽非形成区域517内有效地活用，能以更宽的范围来设定芯片电容器71的电容值。此外，这样的L字形电极还能应用于配置于沟槽形成区域516的电极膜部分534～539。反之，可以将配置于沟槽非形成区域517的电极膜部分531～533形成为带状。

焊盘区域513B形成为与第1外部电极73为大致相似形，具有包含与基板72的角部对应的2个倒角部的大致矩形的平面形状。如图39所示，焊盘区域513B中的上部电极膜513的上表面与第1外部电极73相接。焊盘区域513B中的上部电极膜513作为电极膜部分540发挥功能。电极膜部分540夹持电容膜512而与基板72的电容器电极区域72A对置。电极膜部分540、电容膜512以及基板72的电容器电极区域72A构成了前述的电容器元件C0。

根据该构成，不仅在该基板72的表面侧形成有电容器构造(电容器元件C1～C9)，而且在第1外部电极73正下方的区域也形成有电容器构造(电容器元件C0)。故而，在芯片电容器71中，还利用了第1外部电极73的正下方的区域，谋求了电容值的增大。由此，能最大限度地利用基板72的表面的面积来谋求大电容化，因此能提供兼顾了小型化以及大电容化的芯片电容器71。

熔断器区域513C包含沿焊盘区域513B的所述1个长边而排列的多个熔断器组件77。熔断器组件77由与上部电极膜513的焊盘区域513B相同的材料来一体形成。多个电极膜部分531～539与1个或多个熔断器组件77一体形成，并经由这些熔断器组件77与焊盘区域513B连接，且经由该焊盘区域513B与第1外部电极73电连接。面积较小的电极膜部分531～537通过一个熔断器组件77而与焊盘区域513B连接，面积较大的电极膜部分538，539通过多个熔断器组件77而与焊盘区域513B连接。不需要使用全部的熔断器组件77，在本实施方式中，一部分的熔断器组件77处于未使用状态。

熔断器组件77包含：用于与焊盘区域513B进行连接的第1幅宽部77A和用于与电极膜部分531～539进行连接的第2幅宽部77B；以及对第1以及第2幅宽部77A、77B之间进行连接的幅窄部77C。幅窄部77C构成为能通过激光进行切断(熔断)。由此，能将电极膜部分531～539当中不需要的电极膜部分通过熔断器组件77的切断而从第1以及第2外部电极73、74电气式隔出。

尽管在图38以及图40中省略了图示，但如图39所示，包含上部电极膜513的表面在内的芯片电容器71的表面被钝化膜79覆盖。钝化膜79例如由氮化膜构成，形成为：不仅在芯片电容器71的上表面，而且延伸至基板72的侧面，覆盖该侧面。进而，在钝化膜79之上，形成有由聚酰亚胺树脂等构成的树脂膜510。树脂膜510形成为：覆盖芯片电容器71的上表面，进而延伸至基板72的侧面，覆盖该侧面上的钝化膜79。

钝化膜79以及树脂膜510是保护芯片电容器71的表面的保护膜。在这些膜，在与第1外部电极73以及第2外部电极74对应的区域，分别形成有焊盘开口514，515。焊盘开口514，515分别按照使上部电极膜513的焊盘区域513B的一部分的区域、下部电极膜511的一部分的区域露出的方式贯通钝化膜79以及树脂膜510。

在焊盘开口514，515，分别埋入有第1外部电极73以及第2外部电极74。由此，第1外部电极73与上部电极膜513的焊盘区域513B接合，第2外部电极74与下部电极膜511接合。第1以及第2外部电极73，74形成为从树脂膜510的表面突出。由此，能将芯片电容器71相对于安装基板进行倒装芯片接合。

图41是表示芯片电容器71的内部的电气构成的电路图。在第1外部电极73与第2外部电极74之间并联连接有多个电容器元件C0～C9。在各电容器元件C1～C9与第1外部电极73之间，串联插入有由一个或多个熔断器组件77分别构成的熔断器F1～F9。另一方面，在电容器元件C0与第1外部电极73之间，未插入熔断器，电容器元件C0对第1外部电极73直接连接。

在将熔断器F1～F9全部进行了连接时，芯片电容器71的电容值等于电容器元件C1～C9的电容值的总和。若切断从多个熔断器F1～F9中选择出的1个或2个以上的熔断器，则与该切断出的熔断器对应的电容器元件被隔出，芯片电容器71的电容值减少该隔出的电容器元件的电容值那么多。在将熔断器F1～F9的全部切断了的情况下，芯片电容器71的电容值成为电容器元件C0的电容值。

为此，若对下部电极膜511与焊盘区域513B之间的电容值(电容器元件C1～C9的总电容值)进行测量，并在其后以激光来熔断根据期望的电容值而从熔断器F1～F9中适当地选择出的一个或多个熔断器，则能进行向期望的电容值的契合(激光微调)。尤其是，若电容器元件C1～C8的电容值被设定为呈公比为2的等比数列，则能以与处于最小的电容值(该等比数列的初项的值)的电容器元件C1的电容值对应的精度而实现向目标的电容值的契合的微调整。

例如，电容器元件C1～C9的电容值可以规定如下。C0＝5pF C1＝0.25pF C2＝0.5pF C3＝1pF C4＝2pF C5＝4pF C6＝8pF C7＝16pF C8＝32pF C9＝64pF。在此情况下，能以0.25pF的最小契合精度来对芯片电容器71的电容进行微调整。另外，通过从熔断器F1～F9中适当地选择要切断的熔断器，能提供0.1pF～10pF之间的任意的电容值的芯片电容器71。

如上所述，根据本实施方式，在第1外部电极73以及第2外部电极74之间，设置有能由熔断器F1～F9隔出的多个电容器元件C1～C9。进而，在第1外部电极73的正下方，设置有与第1外部电极73直接连接的电容器元件C0。电容器元件C1～C9包含不同的电容值的多个电容器元件，更具体而言，电容值被设定为呈等比数列的多个电容器元件。由此，通过从熔断器F1～F9中选择1个或多个熔断器并以激光进行熔断，能提供不变更设计就能对应多种电容值、且能准确地契合至期望的电容值的芯片电容器71。

而且，在基板72形成有多个沟槽76，对形成有该沟槽76的表面进行仿形地设置电容膜，由此形成了电容器构造(电容器元件C4～C9)。因此，在沟槽形成区域516中，基板72的表面积大于与基板72的主面垂直的俯视下的外观上的表面积。与之相应，对基板72的表面进行仿形的电容膜512具有大的面积，因此电容器元件C4～C9能具有大的电容值。如此，能提供兼顾了基板72的小型化和大电容化的芯片电容器。

另外，基板72还兼作电容器构造(电容器元件C0～C9)公共的下部电极，因此在制造时，即使上部电极513相对于设计的位置形成得有些错位，也能使上部电极513整体可靠地与下部电极(基板72)对置。故而，能使各电容器元件C0～C9的电容值的精度得以提高。另外，能使各电容器元件C0～C9的构造简单。进而，能与沟槽76的形成同时地形成下部电极，因此还能简化制造工序。

另外，上部电极膜513虽被埋设于沟槽76，但由于其表面形成得平坦，因此能使钝化膜79以及树脂膜510对上部电极膜513的成膜性得以提高。另外，沟槽76在多个电容器元件C4～C9被共有，因此能维持多个电容器元件C4～C9间的俯视下的外观上的表面积的比率不变地，以相同的比率来增大各电容器构造的电容值。

进而，沟槽76选择性地形成于基板72的电容器电极区域72A的一部分，因此期望大电容化的电容器元件(在本实施方式中，C4～C9)通过配置于沟槽形成区域516，能增大该电容器元件的电容值。另一方面，针对是小电容也可以的电容器元件(在本实施方式中，C1～C3)，通过配置于沟槽非形成区域517来不使其大电容化，从而在切断熔断器来设计芯片电容器71的电容值之际，能作为用于对电容值进行微调整的要素来使用。

关于芯片电容器71的各部的细节，以下加入说明。基板72例如可以具有俯视下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形状(优选为0.4mm×0.2mm以下的大小)。基板72的厚度可以是150μm左右。基板72例如可以是通过从背面侧(未形成电容器元件C0～C9的表面)起的研削或研磨而被薄型化的基板。

下部电极膜511优选是导电性膜，尤其优选是金属膜，例如可以是铝膜。由铝膜构成的下部电极膜511能通过溅射法来形成。上部电极膜513也同样，优选由导电性膜，尤其优选由金属膜构成，可以是铝膜。由铝膜构成的上部电极膜513能通过溅射法来形成。用于将上部电极膜513的电容器电极区域513A分割为电极膜部分531～539且将熔断器区域513C整形为多个熔断器组件77的图案化能通过光刻以及蚀刻工序来执行。

电容膜512例如能由氮化硅膜构成，其膜厚能设为(例如)。电容膜512可以是通过等离子CVD(化学气相生长)而形成的氮化硅膜。钝化膜79例如能由氮化硅膜构成，例如能通过等离子CVD法来形成。其膜厚可以设为左右。树脂膜510如前所述，能由聚酰亚胺膜以外的树脂膜构成。

第1以及第2外部电极73，74例如可以由将与下部电极膜511或上部电极膜513相接的镍层、层叠于该镍层上的钯层、以及层叠于该钯层上的金层进行了层叠后的层叠构造膜构成，例如能以镀覆法(更具体而言为无电解镀覆法)来形成。镍层有助于对下部电极膜511或上部电极膜513的紧贴性的提高，钯层作为对上部电极膜或下部电极膜的材料与第1以及第2外部电极73，74的最上层的金的相互扩散进行抑制的扩散防止层发挥功能。

图42是用于说明芯片电容器71的制造工序的一例的流程图。通过将基板72从表面起进行蚀刻，来形成条状的沟槽76(步骤S1)。接下来，例如通过等离子CVD法，从而将由氮化硅膜等构成的电容膜512形成于基板72上(步骤S2)。电容膜512以其一表面以及另一面对基板72的表面进行仿形而形成。在电容膜512的形成后，通过对电容膜512进行图案化，从而露出基板72的焊盘区域72B。

接下来，例如通过溅射法，将由铝膜构成的上部电极膜513以及下部电极膜511的材料形成于电容膜512的表面全域(步骤S3)。在露出了焊盘区域72B的部分，该电极膜的材料形成为与焊盘区域72B相接。上部电极膜513以及下部电极膜511的膜厚可以设为左右。接下来，在该上部电极膜513以及下部电极膜511的表面，通过光刻来形成与上部电极膜513以及下部电极膜511的最终形状对应的抗蚀图案(步骤S4)。

以该抗蚀图案为掩模，对上部电极膜513以及下部电极膜511进行蚀刻，从而同时得到图38等所示的图案的上部电极膜513以及下部电极膜511(步骤S5)。上部电极膜513以及下部电极膜511的蚀刻例如能通过反应性离子蚀刻来进行。由此，上部电极膜513被整形为如下图案：即，在电容器电极区域72A具有多个电极膜部分531～539，在熔断器区域513C具有多个熔断器组件77，并在与这些熔断器组件77连接的焊盘区域513B具有电极膜部分540的图案。用于上部电极膜513的图案化的蚀刻既可以通过利用了磷酸等的蚀刻液的湿式蚀刻来进行，也可以通过反应性离子蚀刻来进行。在此，能将上部电极膜513的电极膜部分531～540与熔断器组件77以相同的导电性材料的膜来形成，因此能将它们从同一膜进行图案化来形成。由此，制造工序变得简单。

其后，将检查用探头推到上部电极膜513的焊盘区域513B和下部电极膜511，来测量多个电容器元件C1～C9的总电容值(步骤S6)。基于该测量出的总电容值，对应于作为目的的芯片电容器71的电容值，来选择要隔出的电容器元件，即要切断的熔断器(步骤S7)。

接着，如图43A所示，在基板72上的整面例如形成由氮化膜构成的覆盖膜518(步骤S8)。该覆盖膜518的形成可以通过等离子CVD法来进行，例如可以形成膜厚左右的氮化硅膜。覆盖膜518覆盖经图案化的上部电极膜513以及下部电极膜511，在未形成上部电极膜513以及下部电极膜511的区域覆盖电容膜512。覆盖膜518将在熔断器区域513C覆盖熔断器组件77。

从该状态起，进行用于熔断熔断器组件77的激光微调(步骤S9)。即，如图43B所示，对构成根据所述总电容值的测量结果而选择出的熔断器的熔断器组件77投射激光519，来熔断该熔断器组件77的幅窄部77C。由此，对应的电容器元件被从焊盘区域513B隔出。在对熔断器组件77投射激光519时，基于覆盖膜518的作用，在熔断器组件77的附近蓄积激光519的能量，由此来熔断熔断器组件77。由此，能使芯片电容器71的电容值可靠地成为目的的电容值。

接下来，如图43C所示，例如通过等离子CVD法，来使氮化硅膜沉积于覆盖膜518上，形成钝化膜79(步骤S10)。前述的覆盖膜518在最终形态下，与钝化膜79一体化，构成该钝化膜79的一部分。在熔断器的切断后所形成的钝化膜79进入到在熔断器熔断时同时被破坏了的覆盖膜518的开口内，保护熔断器组件77的切断面。因此，钝化膜79能防止在熔断器组件77的切断处进入异物或浸入水分。钝化膜79整体上例如可以形成为具有左右的膜厚。

接下来，在钝化膜79上形成在要形成第1以及第2外部电极73，74的位置上具有贯通孔的抗蚀图案(步骤S11)。以该抗蚀图案为掩模来进行钝化膜79的蚀刻。由此，将形成使下部电极膜511露出的焊盘开口；以及使上部电极膜513在焊盘区域513B露出的焊盘开口(步骤S12)。钝化膜79的蚀刻可以通过反应性离子蚀刻来进行。

接着，对整面涂敷树脂膜(步骤S13)。作为树脂膜，例如使用感光性的聚酰亚胺的涂敷膜。通过对于该树脂膜，进行针对与所述焊盘开口对应的区域的曝光工序、以及其后的显影工序，从而能进行基于光刻的树脂膜的图案化(步骤S14)。由此，形成将树脂膜510以及钝化膜79贯通了的焊盘开口514，515。其后，执行用于对树脂膜进行硬化的热处理(固化处理)(步骤S15)，进而，在焊盘开口514，515内，例如通过无电解镀覆法，来使第1外部电极73以及第2外部电极74生长(步骤S16)。如此，得到图38等所示的构造的芯片电容器71。

在利用了光刻工序的上部电极膜513的图案化中，能精度良好地形成微小面积的电极膜部分531～540，进而能形成精细的图案的熔断器组件77。而且，在上部电极膜513的图案化之后，经过总电容值的测量，来决定要切断的熔断器。通过对该决定出的熔断器进行切断，能得到准确地契合至期望的电容值的芯片电容器71。

图44是用于说明第4参考例的第2实施方式所涉及的芯片电容器520的构成的俯视图。在图44中，对与前述的图38所示的各部对应的部分赋予同一参照标号来表示。在前述的第1实施方式中，配置于沟槽形成区域516的上部电极膜513的电极膜部分536～539各自形成为被设定成期望的宽度的1个带状。在此情况下，电极膜部分536～539的宽度彼此不同，因此在对上部电极膜513进行蚀刻来完成至最终形状之际(图42的步骤S4，S5)，上部电极膜513当中要以蚀刻来去除的区域会分布不规则。故而，有时会发生蚀刻的偏差。

为此，在图44所示的实施方式中，多个电极膜部分536～539各自被分割为彼此同一宽度的电极膜部分546～549(在本实施方式中，与电极膜部分534～536为同一宽度)。而且，电极膜部分536～539间的面积的比率分别通过电极膜部分546～549的个数的增减来进行了调整。由此，上部电极膜513当中要以蚀刻来去除的区域等间隔地规则分布，因此能减少蚀刻的偏差。

本实施方式所涉及的芯片电容器520的制造工序与图42所示的工序实质上相同。但在上部电极膜513的图案化(步骤S4，S5)中，电容器电极区域513A被分割为图44所示的形状的多个电极膜部分546～549。图45是用于说明第4参考例的第3实施方式所涉及的芯片电容器521的构成的断面图。图46是将图45的芯片电容器521的一部分的构成分离出来表示的分解立体图。在图45以及图46中，对与在前述的图39以及图40所示的各部对应的部分赋予同一参照标号来表示。

尽管在前述的第1实施方式中，基板72兼有电容器元件C0～C9的下部电极的功能，但下部电极也可以如图45以及图46所示构成为：使作为导电性膜的下部电极膜522形成为其一表面以及另一面对基板72的表面进行仿形(跟随)。作为基板72的材料，既可以使用以硅基板为代表的半导体基板，也可以使用玻璃基板，还可以使用树脂薄膜。

在此情况下，使一表面以及另一表面对基板72的表面进行仿形而形成绝缘膜78，在绝缘膜78的表面形成有下部电极膜522。下部电极膜522更具体而言，下部电极膜522具有：作为电容器元件C1～C9的公共的下部电极而发挥功能的电容器电极区域522A、以及用于外部电极引出的焊盘区域522B。由此，多个沟槽76的内面被由绝缘膜78、下部电极膜522以及电容膜512构成的层叠膜覆盖。此外，绝缘膜78可以是氧化硅膜等的氧化膜。其膜厚可以是左右。

进而，在本实施方式中，上部电极膜513的电容器电极区域513A形成为跨大致全域而连续的连续膜图案，另一方面，下部电极膜522的电容器电极区域522A被分割为多个电极膜部分541～549。电极膜部分541～549可以形成为与第1实施方式中的电极膜部分531～539同样的形状以及面积比。如此，由电极膜部分541～549、电容膜512、以及上部电极膜513来构成了多个电容器元件。该多个电容器元件的至少一部分构成了电容值不同的(例如各电容值被设定为呈等比数列)电容器元件群。

下部电极膜522进而在电容器电极区域522A与焊盘区域522B之间具有熔断器区域522C。在熔断器区域522C，与第1实施方式的熔断器组件77同样的多个熔断器组件523沿焊盘区域522B排列成一列。各电极膜部分541～549经由一个或多个熔断器组件523而与焊盘区域522B连接。

基于这样的构成，电极膜部分541～549也以彼此不同的对置面积与上部电极膜513对置，它们通过切断熔断器组件523而能分个隔出。因此，得到与第1实施方式的情况同样的效果。尤其是，通过形成为使多个电极膜部分541～549的至少一部分以被设定为呈公比为2的等比数列的对置面积来与上部电极膜13对置，从而与第1实施方式的情况同样地，能提供以高精度契合至需要的电容值的芯片电容器。

本实施方式所涉及的芯片电容器521的制造工序与图42所示的工序实质上相同。但在电容膜512的形成(步骤S2)之前，先进行绝缘膜78的形成工序、下部电极膜522的形成工序、抗蚀图案的形成工序以及下部电极膜522的蚀刻工序(步骤S1-2～1-5)。具体而言，在基板72形成了沟槽76(步骤S1)后，在基板72的表面，通过热氧化法和/或CVD法来形成由氧化膜(例如氧化硅膜)构成的绝缘膜78(步骤S1-2)。接下来，例如通过溅射法，将由铝膜构成的下部电极膜522形成于绝缘膜78的表面全域(步骤S1-3)。下部电极膜522的膜厚可以设为左右。接下来，在该下部电极膜的表面，通过光刻来形成与下部电极膜522的最终形状对应的抗蚀图案(步骤S1-4)。以该抗蚀图案为掩模，对下部电极膜进行蚀刻，从而得到图45以及图46等所示的图案的下部电极膜522(步骤S1-5)。下部电极膜511的蚀刻例如能通过反应性离子蚀刻来进行。其后，例如通过等离子CVD法，来将由氮化硅膜等构成的电容膜512形成于下部电极膜522上(步骤S2)。另外，在上部/下部电极膜的形成以及图案化(步骤S3～S5)中不进行下部电极膜的形成、以及多个电极膜部分的形成，也不进行熔断器组件的形成。进而，在激光微调(步骤S9)中，通过激光来切断形成于下部电极膜522的熔断器组件523。在激光微调之际，下部电极膜522被电容膜512覆盖，因此能将该电容膜512用作用于蓄积激光的能量的覆盖膜。因此，可以省略在前紧挨激光微调的覆盖膜的形成(步骤S8)。

图47是用于说明第4参考例的第4实施方式所涉及的芯片电容器524的构成的断面图。在图47中，对与前述的图39所示的各部对应的部分赋予同一参照标号来表示。在前述的第1实施方式中，第2外部电极74隔着下部电极膜511而被配置于基板72的表面侧。在此情况下，如图38以及图39所示，基板72的焊盘区域72B不能作为电容器元件利用，不能对小的基板72上的受限的区域进行有效地活用。

为此，在图47所示的实施方式中，按照与基板72的背面相接的方式形成有第2外部电极525。基于该构成，基板72的焊盘区域72B也能作为上部电极膜513的形成空间来有效利用。其结果，能最大限度地利用基板72的表面的面积，因此能谋求进一步的大电容化。另外，第1外部电极73以朝向上方的面朝上姿势(第2外部电极525朝向下方的姿势)将芯片电容器524在电路基板搭载多个来进行封装，从而能实现具备多个芯片电容器524(多芯片)的半导体装置。在此情况下，第1外部电极73例如通过引线键合来与电路基板的电路电连接即可。

本实施方式所涉及的芯片电容器524的制造工序与图42所示的工序实质上相同。但在步骤S3～S5中，仅形成上部电极膜513，在多个电容器元件C1～C9的总电容值的测量(步骤S6)之际，将检查用探头推到上部电极膜513的焊盘区域513B和基板72的背面。而且，第2外部电极525在第1外部电极73的生长后例如通过溅射法来形成。

尽管以上针对第4参考例的实施方式进行了说明，但第4参考例还能以其他的形态来实施。例如，尽管在前述的实施方式中示出了上部电极膜以及下部电极膜当中的一者被分割为多个电极膜的构成，但上部电极膜以及下部电极膜两者也可以均被分割为多个电极膜部分。进而，尽管在前述的实施方式中示出了上部电极膜或下部电极膜与熔断器组件一体化的例子，但也可以是由与上部电极膜或下部电极膜不同的导体膜来形成熔断器组件。进而，尽管在前述的实施方式中示出了包括多个电容器元件具有呈公比r(0＜r，r≠1)＝2的等比数列的电容值的多个电容器元件的例子，但该等比数列的公比也可以是2以外的数。另外，尽管在图45以及图46所示的实施方式中，在基板72的表面形成有绝缘膜78，但只要基板72是绝缘性的基板，也还能省略绝缘膜78。

此外，能在所述(1)第4参考例所涉及的发明的特征中所记载的事项的范围内实施各种设计变更。例如，将在各特征D1～D22中未确定的制造的工序进行变更、省去、追加后的技术，也包含在第4参考例的范围内。＜第5参考例所涉及的发明＞(1)第5参考例所涉及的发明的特征例如，第5参考例所涉及的发明的特征是以下的E1～E22。(E1)一种芯片电容器，包含：基板；配置于基板的一表面侧的第1外部电极；配置于基板的一表面侧的第2外部电极；从所述第1外部电极以及所述第2外部电极之间的区域起延伸至所述第2外部电极与所述基板之间而形成于所述基板的一表面侧、且具有与所述第1外部电极相接的上表面的下部电极膜；从所述第1外部电极以及所述第2外部电极之间的区域起延伸至所述第2外部电极与所述基板之间而形成于所述下部电极膜上的电容膜；以及从所述第1外部电极以及所述第2外部电极之间的区域起延伸至所述第2外部电极与所述基板之间而形成于所述电容膜上并与所述下部电极膜对置、且具有与所述第2外部电极相接的上表面的上部电极膜。

根据E1记载的发明，第1外部电极以及第2外部电极均配置于基板的一表面侧。另外，在该基板的一表面侧，配置有包含下部电极膜、电容膜以及上部电极膜在内的电容器构造。基于该构成，在第2外部电极与基板之间，进入有下部电极膜、电容膜以及上部电极膜，在第2外部电极正下方的区域还形成有电容器构造。故而，还利用第2外部电极的正下方的区域，谋求了电容值的增大。由此，能最大限度地利用基板的一表面的面积来谋求大电容化，因此能提供兼顾了小型化以及大电容化的芯片电容器。(E2)所述上部电极膜以及所述下部电极膜的至少任一者被分割为多个电极膜部分，包含所述多个电极膜部分每一个在内的多个电容器元件将形成于所述基板上的、E1中记载的芯片电容器。

根据E2记载的发明，通过将上部电极膜以及下部电极膜的至少任一者分割为多个电极膜部分，从而各电极膜部分与另一者的电极膜对置，由此多个电容器元件将被设置于基板上。(E3)能将所述多个电容器元件分别隔出的多个熔断器形成于所述基板上的、E2中记载的芯片电容器。

在E3记载的芯片电容器中，通过选择一个或多个熔断器来切断，能容易且迅速地对应多种电容值。换言之，能对多种电容值的芯片电容器应用公共的设计。(E4)所述多个电容器元件具有彼此不同的电容值的、E3中记载的芯片电容器。

根据E4记载的发明，通过对电容值不同的多个电容器元件进行组合，能以公共的设计实现各种电容值的芯片电容器。(E5)所述多个电容器元件的电容值被设定为呈等比数列的、E4中记载的芯片电容器。根据E5记载的发明，通过适当地选择要连接于第1外部电极以及第2外部电极之间的多个电容器元件，能将芯片电容器的电容值准确地契合至期望的电容值。例如，通过将所述等比数列的公比设为2，能以该等比数列的初项(在该数列内为最小值的项)的精度来契合芯片电容器的电容值。(E6)还包含将所述多个熔断器当中的至少一个切断的熔断器切断工序的、E3中记载的芯片电容器的制造方法。

根据E6记载的发明，契合了电容值的芯片电容器存在1个或多个熔断器被切断的情况。通过熔断器的切断，能选择连接于第1外部电极以及第2外部电极之间的电容器元件，由此，能实现需要的电容值的芯片电容器。(E7)所述上部电极膜或所述下部电极膜与所述熔断器是以相同的导电性材料的膜形成的、E3～E6的任一项中记载的芯片电容器。

根据E7记载的发明，能将上部电极膜或下部电极膜与熔断器以公共的导电性材料膜来构成。而且，通过将上部电极膜或下部电极膜的各电极膜部分所对应的熔断器切断，能隔出该电极膜部分(电容器元件)。(E8)所述上部电极膜在所述第1外部电极以及所述第2外部电极之间的区域具有被分离出的多个上部电极膜部分，所述多个上部电极膜部分经由多个熔断器而分别与所述第2外部电极电连接，所述下部电极膜形成于避开了所述熔断器的正下方的区域的区域的、E1中记载的芯片电容器。

根据E8记载的发明，例如在通过照射激光来切断熔断器的情况下，即使基于切断而产生了的碎片到达了熔断器的正下方的区域，在该区域也不存在下部电极膜。因此，能避免因该碎片而造成在上部电极膜部与下部电极膜之间发生短路或对下部电极膜造成腐蚀这样的不良状况。另外，由于下部电极膜形成于避开了熔断器的正下方的区域(被照射激光的区域)的区域，因此在切断熔断器之际，还能避免下部电极膜也被切断从而下部电极膜受损这样的不良状况。(E9)所述多个上部电极膜部分以不同的对置面积来与所述下部电极膜对置的、E8中记载的芯片电容器。

根据E9记载的发明，与对置面积彼此不同的多个上部电极膜部分对应的多个电容器元件将具有彼此不同的电容值。由此，通过将它们适当地组合，能实现多种电容值的芯片电容器。更具体而言，通过切断与选择出的多个电容器元件以外的电容器元件对应的熔断器并将它们从第1以及第2外部电极之间隔出，能构成具有需要的电容值的芯片电容器。(E10)所述多个上部电极膜部分的所述对置面积被设定为呈等比数列的、E9中记载的芯片电容器。

根据E10记载的发明，能将电容值被设定为呈等比数列的多个电容器元件设置于基板上。由此，能实现多种电容值的芯片电容器，且电容值的微调整也能通过熔断器的切断来进行。(E11)一种在基板上具有第1外部电极以及第2外部电极的芯片电容器的制造方法，包含：按照从所述第1外部电极以及所述第2外部电极之间的区域起延伸至所述第2外部电极与所述基板之间的方式在所述基板上形成下部电极膜的工序；按照从所述第1外部电极以及所述第2外部电极之间的区域起延伸至所述第2外部电极与所述基板之间的方式在所述下部电极膜上形成电容膜的工序；以及按照从所述第1外部电极以及所述第2外部电极之间的区域起延伸至所述第2外部电极与所述基板之间的方式在所述电容膜上形成与所述下部电极膜对置的上部电极膜的工序；按照与所述下部电极膜的上表面相接的方式形成所述第1外部电极的工序；以及按照与所述上部电极膜的上表面相接的方式形成所述第2外部电极的工序。

根据E11记载的发明，通过不仅在第1外部电极以及第2外部电极之间的区域，还在第2外部电极正下方的区域也形成电容器构造，从而谋求芯片电容器的电容值的增大，因此能提供兼顾了小型化以及大电容化的芯片电容器。(E12)所述上部电极膜以及所述下部电极膜的至少任一者被分割为多个电极膜部分，包含所述多个电极膜部分的每一个在内的多个电容器元件被形成于所述基板上的、E11中记载的芯片电容器的制造方法。

根据E11记载的发明，通过将上部电极膜以及下部电极膜的至少任一者分割为多个电极膜部分，能将在该分割出的电极膜部分与另一者的电极膜之间夹持电容膜的构造的多个电容器元件形成于基板上。(E13)还包含在所述基板上形成能将所述多个电容器元件分别隔出的多个熔断器的工序的、E12中记载的芯片电容器的制造方法。

根据E13记载的发明，通过将根据需要的电容值而选择出的熔断器切断，能在成为公共的设计的同时，制造多个电容值的芯片电容器。(E14)所述多个电容器元件形成为具有彼此不同的电容值的、E13中记载的芯片电容器的制造方法。

根据E14记载的发明，通过适当地选择多个电容器元件来进行组合，能实现多种电容值。(E15)所述多个电容器元件的电容值被设定为呈等比数列的、E14中记载的芯片电容器的制造方法。根据E15记载的发明，通过适当地选择多个电容器元件来进行组合，能实现多种电容值，且还能实现针对期望的电容值的微调整(契合)。例如，通过将所述等比数列的公比设为2，能以该等比数列的初项(在该数列内为最小值的项)的精度来契合芯片电容器的电容值。(E16)还包含将所述多个熔断器当中的至少一个切断的熔断器切断工序的、E13～E15的任一项中记载的芯片电容器的制造方法。

根据E16记载的发明，通过适当地选择要切断的熔断器，能将芯片电容器的电容值契合至期望的电容值。即，通过适当地选择要连接于第1以及第2外部电极的电容器元件，并切断与除此以外的电容器元件对应的熔断器，能制造契合至期望的电容值的芯片电容器。(E17)还包含对所述多个电容器元件的总电容值进行测量的工序、以及基于所述测量出的总电容值来选择应进行所述切断的熔断器的工序，且在所述熔断器切断工序中，切断选择出的所述熔断器的、E16中记载的芯片电容器的制造方法。

根据E17记载的发明，对多个电容器元件的总电容值进行测量，并基于其测量结果来选择要切断的熔断器，因此能使芯片电容器的电容值可靠地成为目的的电容值。(E18)还包含在切断了所述熔断器后，形成覆盖所述熔断器的切断部的保护膜的工序的、E16或E17中记载的芯片电容器的制造方法。

根据E18记载的发明，熔断器的切断部被保护膜覆盖，因此能避免异物或水分对切断部的侵入，故不仅能以公共的设计来实现多种电容值，而且能制造可靠性高的芯片电容器。(E19)将所述上部电极膜或所述下部电极膜与所述熔断器以相同的导电性材料的膜来形成的、E13～E18的任一项中记载的芯片电容器的制造方法。

根据E19记载的发明，能将上部电极膜或下部电极膜的电极膜部分与熔断器以相同的导电性材料的膜来形成，因此能将它们从同一膜进行图案化而形成。由此，制造工序变得简单。(E20)所述上部电极膜在所述第1外部电极以及所述第2外部电极之间的区域具有被分离出的多个上部电极膜部分，还包含形成将所述多个上部电极膜部分分别以可隔出的方式与所述第2外部电极连接的多个熔断器的工序，所述下部电极膜形成于避开了所述熔断器的正下方的区域的区域的、E11中记载的芯片电容器的制造方法。

根据E20记载的发明，例如在通过照射激光来切断熔断器的情况下，即使基于切断而产生的碎片到达了熔断器的正下方的区域，在该区域也不存在下部电极膜。因此，能避免因该碎片而造成在上部电极膜部与下部电极膜之间发生短路或对下部电极膜造成腐蚀这样的不良状况。另外，由于下部电极膜形成于避开了熔断器的正下方的区域(被照射激光的区域)的区域，因此在切断熔断器之际，还能避免下部电极膜也被切断从而下部电极膜受损这样的不良状况。(E21)所述多个上部电极膜部分形成为以不同的对置面积来与所述下部电极膜对置的、E20中记载的芯片电容器。

根据E21记载的发明，通过使多个上部电极膜部分以彼此不同的对置面积与下部电极膜对置，能将电容值不同的多个电容器元件形成于基板上。因此，通过适当地选择不同的电容值的电容器元件来进行组合，能制造多种电容值的芯片电。(E22)所述多个上部电极膜部分的所述对置面积被设定为呈等比数列的、E21中记载的芯片电容器的制造方法。

根据E22记载的发明，通过使多个上部电极膜部分以彼此不同的对置面积来与下部电极膜对置，能将电容值不同的多个电容器元件形成于基板上。因此，通过适当地选择不同的电容值的电容器元件来进行组合，能制造多种电容值的芯片电容器。(2)第5参考例所涉及的发明的实施方式以下，参照附图来详细说明第5参考例的实施方式。

图48是第5参考例的第1实施方式所涉及的芯片电容器的俯视图，图49是其断面图，示出了从图48的切断面线XLIX-XLIX观察的切断面。进而，图50是将所述芯片电容器的一部分的构成分离出来表示的分解立体图。芯片电容器81具备：基板82、配置于基板82上(基板82的一表面82A侧)的第1外部电极83、以及同样配置于基板82上的第2外部电极84。基板82在本实施方式中，具有俯视下将四个角倒角后的矩形形状。在基板82的长边方向两端部分别配置有第1外部电极83以及第2外部电极84。第1外部电极83以及第2外部电极84在本实施方式中具有在基板82的短边方向上延伸的大致矩形的平面形状，在与基板82的角对应的各2处具有倒角部。在基板82的一表面82A上，在第1外部电极83以及第2外部电极84之间的第1电容器配置区域85内，配置有多个电容器元件C1～C9。多个电容器元件C1～C9经由多个熔断器组件87(熔断器)而分别与第2外部电极84电连接。另外，在基板82上，在第2外部电极84的正下方(俯视下与第2外部电极84重叠的位置)的第2电容器配置区域85B，配置有电容器元件C0。电容器元件C0对于第2外部电极84直接电连接。在此，将第1电容器配置区域85A以及第2电容器配置区域85B的整体称为“电容器配置区域85”。

如图49以及图50所示，在基板82的一表面82A形成有绝缘膜88，在绝缘膜88的表面形成有下部电极膜611。下部电极膜611跨电容器配置区域85的大致全域。故而，下部电极膜611形成为从第1电容器配置区域85A起延伸至第2外部电极84与基板82之间的第2电容器配置区域85B。进而，下部电极膜611形成为延伸至第1外部电极83的正下方的区域。更具体而言，下部电极膜611具有：在第1电容器配置区域85A作为电容器元件C1～C9的公共的下部电极而发挥功能的第1电容器电极区域611A；在第2电容器配置区域85B作为电容器元件C0的下部电极而发挥功能的第2电容器电极区域611B；以及用于外部电极引出的焊盘区域611C。第1电容器电极区域611A位于第1电容器配置区域85A，第2电容器电极区域611B位于第2电容器配置区域85B(第2外部电极84的正下方)，焊盘区域611C位于第1外部电极83的正下方。焊盘区域611C的上表面611J与第1外部电极83相接。

在下部电极膜611，在第1电容器电极区域611A与第2电容器电极区域611B的交界，形成有多个开口616(参照图50)。多个开口616被配置为沿着基板82的短边方向而空出间隔(参照图50)。各开口616将下部电极膜611在厚度方向上贯通。第1电容器电极区域611A和第2电容器电极区域611B在形成有开口616的区域不连续(参照图49)，但在未形成开口616的区域连续(参照图50)。

在电容器配置区域85按照覆盖下部电极膜611(第1电容器电极区域611A以及第2电容器电极区域611B)的方式形成有电容膜(电介质膜)612。电容膜612跨第1电容器电极区域611A(第1电容器配置区域85A)以及第2电容器电极区域611B(第2电容器配置区域85B)的全域而连续。故而，电容膜612按照从第1电容器配置区域85A起延伸至第2外部电极84与基板82之间的第2电容器配置区域85B的方式形成于下部电极膜611上。电容膜612在本实施方式中还覆盖电容器配置区域85外以及各开口616内的绝缘膜88。

在电容膜612之上，形成有上部电极膜613。在图48中，为了明确，着色示出了上部电极膜613。上部电极膜613具有：位于第1外部电极83以及第2外部电极84之间的第1电容器配置区域85A的电容器电极区域613A；位于第2外部电极84的正下方(第2电容器配置区域85B)的焊盘区域613B；以及配置于电容器电极区域613A与焊盘区域613B之间的熔断器区域613C。故而，上部电极膜613按照从第1电容器配置区域85A起延伸至第2外部电极84与基板82之间的第2电容器配置区域85B的方式形成于电容膜612上(参照图49)。

在电容器电极区域613A中，上部电极膜613被分割(分离)为多个电极膜部分(上部电极膜部分)731～739。在本实施方式中，各电极膜部分731～739均形成为矩形形状，从熔断器区域613C起朝着第1外部电极83带状地延伸。多个电极膜部分731～739以多种对置面积夹持电容膜612而与下部电极膜611对置。更具体而言，电极膜部分731～739相对于下部电极膜611的对置面积可以规定为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分731～739包含对置面积不同的多个电极膜部分，更具体而言，包含具有被设定为呈公比为2的等比数列的对置面积的多个电极膜部分731～738(或731～737，739)。由此，由各电极膜部分731～739和夹持电容膜612而对置的下部电极膜611分别构成的多个电容器元件C1～C9包含具有彼此不同的电容值的多个电容器元件。在电极膜部分731～739的对置面积之比如前所述的情况下，电容器元件C1～C9的电容值之比等于该对置面积之比，成为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电容器元件C1～C9将包含电容值被设定为呈公比为2的等比数列的多个电容器元件C1～C8(或C1～C7，C9)。

在本实施方式中，电极膜部分731～735形成为宽度相等、且长度之比被设定为1∶2∶4∶8∶16的带状。另外，电极膜部分735，736，737，738，739形成为长度相等、且宽度之比被设定为1∶2∶4∶8∶8的带状。电极膜部分735～739延伸形成为跨从第1电容器配置区域85A的第2外部电极84侧的端缘起至第1外部电极83侧的端缘为止的范围，电极膜部分731～734形成得比其短。

焊盘区域613B形成为与第2外部电84为大致相似形，具有包含与基板82的角部对应的2个倒角部的大致矩形的平面形状。如图49所示，焊盘区域613B中的上部电极膜613的上表面613D与第2外部电极84相接。焊盘区域613B中的上部电极膜613作为电极膜部分740而发挥功能。电极膜部分740夹持电容膜612而与第2电容器电极区域611B中的下部电极膜611对置。电极膜部分740、电容膜612以及第2电容器电极区域611B中的下部电极膜611构成了前述的电容器元件C0。作为一例，电极膜部分740相对于下部电极膜611的对置面积是电极膜部分738或电极膜部分739相对于下部电极膜611的对置面积的约2倍(参照图48)，电容器元件C0的电容值是电容器元件C8或电容器元件C9的电容值的约2倍。

根据该构成，不仅在该基板82的一表面82A侧形成有电容器构造(电容器元件C1～C9)，而且在第2外部电极84正下方的区域也形成有电容器构造(电容器元件C0)。故而，在芯片电容器81中，还利用第2外部电极84的正下方的区域，谋求了电容值的增大。由此，能最大限度地利用基板82的一表面82A的面积来谋求大电容化，因此能提供兼顾了小型化以及大电容化的芯片电容器81。

熔断器区域613C沿焊盘区域613B的一个长边(相对于基板82的周缘为内方侧的长边)进行了配置。熔断器区域613C包含沿焊盘区域613B的所述1个长边而排列的多个熔断器组件87。熔断器组件87的数目与前述的下部电极膜611的开口616的数目一致(参照图50)。1个熔断器组件87的正下方有1个开口616。故而，下部电极膜611形成于避开了熔断器组件87的正下方的区域(开口616)的区域。

熔断器组件87是以与上部电极膜613的焊盘区域613B为相同的材料来一体形成的。多个电极膜部分731～739与1个或多个熔断器组件87一体形成，经由这些熔断器组件87与焊盘区域613B(电极膜部分740)连接，并经由该焊盘区域613B与第2外部电极84电连接。如图48所示，面积较小的电极膜部分731～736通过一个熔断器组件87而与焊盘区域613B连接，面积较大的电极膜部分737～739经由多个熔断器组件87而与焊盘区域613B连接。不需要使用全部的熔断器组件87，在本实施方式中，一部分的熔断器组件87处于未使用状态。

熔断器组件87包含：用于与焊盘区域613B进行连接的第1幅宽部87A和用于与电极膜部分731～739进行连接的第2幅宽部87B；以及对第1以及第2幅宽部87A、87B之间进行连接的幅窄部87C。幅窄部87C构成为能通过激光进行切断(熔断)。由此，能将电极膜部分731～739当中不需要的电极膜部分通过熔断器组件87的切断而从第1以及第2外部电极83、84电气式隔出。

尽管在图48以及图50中省略了图示，但如图49所示，包含上部电极膜613的表面在内的芯片电容器81的表面由钝化膜89覆盖。钝化膜89例如由氮化膜构成，形成为：不仅在芯片电容器81的上表面，还延伸至基板82的侧面，覆盖该侧面。进而，在钝化膜89之上形成有由聚酰亚胺树脂等构成的树脂膜610。树脂膜610形成为：覆盖芯片电容器81的上表面，进而延伸至基板82的侧面，覆盖该侧面上的钝化膜89。

钝化膜89以及树脂膜610是对芯片电容器81的表面进行保护的保护膜。在这些膜，在与第1外部电极83以及第2外部电极84对应的区域分别形成有焊盘开口621，622。焊盘开口621，622分别按照使下部电极膜611的焊盘区域611C的一部分的区域、上部电极膜613的焊盘区域613B的一部分的区域露出的方式贯通钝化膜89以及树脂膜610。进而，在本实施方式中，与第1外部电极83对应的焊盘开口621还贯通电容膜612。

在焊盘开口621，622，分别埋入有第1外部电极83以及第2外部电极84。由此，第1外部电极83与下部电极膜611的焊盘区域611C接合，第2外部电极84与上部电极膜613的焊盘区域613B接合。第1以及第2外部电极83，84形成为从树脂膜610的表面突出。由此，能将芯片电容器81相对于安装基板进行倒装芯片接合。

图51是表示芯片电容器81的内部的电气构成的电路图。在第1外部电极83与第2外部电极84之间并联连接有多个电容器元件C0～C9。在各电容器元件C1～C9与第2外部电极84之间，串联插入有由一个或多个熔断器组件87分别构成的熔断器F1～F9。另一方面，在电容器元件C0与第2外部电极84之间，未插入熔断器，电容器元件C0对第2外部电极84直接连接。

在将熔断器F1～F9全部进行了连接时，芯片电容器81的电容值等于电容器元件C0～C9的电容值的总和。若切断从多个熔断器F1～F9中选择出的1个或2个以上的熔断器，则与该切断出的熔断器对应的电容器元件被隔出，芯片电容器81的电容值减少该隔出的电容器元件的电容值那么多。在将熔断器F1～F9的全部进行了切断的情况下，芯片电容器81的电容值成为电容器元件C0的电容值。

为此，若对焊盘区域611C，613B之间的电容值(电容器元件C0～C9的总电容值)进行测量，并在其后以激光来熔断根据期望的电容值而从熔断器F1～F9中适当地选择出的一个或多个熔断器，则能进行向期望的电容值的契合(激光微调)。尤其是，若电容器元件C1～C8的电容值被设定为呈公比为2的等比数列，则能以与处于最小的电容值(该等比数列的初项的值)的电容器元件C1的电容值对应的精度而实现向目标的电容值的契合的微调整。

例如，电容器元件C0～C9的电容值可以规定如下。C0＝8pF C1＝0.03125pF C2＝0.0625pF C3＝0.125pF C4＝0.25pF C5＝0.5pF C6＝1pF C7＝2pF C8＝4pF C9＝4pF。在此情况下，能以0.03125pF的最小契合精度来对芯片电容器81的电容进行微调整。另外，通过从熔断器F1～F9中适当地选择要切断的熔断器，能提供10pF～18pF之间的任意的电容值的芯片电容器81。

如上所述，根据本实施方式，在第1外部电极83以及第2外部电极84之间，设置有能由熔断器F1～F9隔出的多个电容器元件C1～C9。进而，在第2外部电极84的正下方，设置有与第2外部电极84直接连接的电容器元件C0。电容器元件C1～C9包含不同的电容值的多个电容器元件，更具体而言，包含电容值被设定为呈等比数列的多个电容器元件。由此，通过从熔断器F1～F9中选择1个或多个熔断器并以激光进行熔断，能提供不变更设计就能对应多种电容值、且能准确地契合至期望的电容值的芯片电容器81。

关于芯片电容器81的各部的细节，以下加入说明。参照图48，基板82例如可以具有俯视下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形状(优选为0.4mm×0.2mm以下的大小)。电容器配置区域85大致成为具有相当于基板82的短边的长度的一边的正方形区域。基板82的厚度可以是150μm左右。参照图49，基板82例如可以是通过从背面侧(未形成电容器元件C0～C9的表面)起的研削或研磨而被薄型化的基板。作为基板82的材料，既可以使用以硅基板为代表的半导体基板，也可以使用玻璃基板，还可以使用树脂薄膜。

绝缘膜88可以是氧化硅膜等的氧化膜。其膜厚可以是左右。下部电极膜611优选为导电性膜，尤其优选为金属膜，例如可以是铝膜。由铝膜构成的下部电极膜611能通过溅射法来形成。上部电极膜613也同样，优选由导电性膜，尤其优选由金属膜构成，可以是铝膜。由铝膜构成的上部电极膜613能通过溅射法来形成。用于将上部电极膜613的电容器电极区域613A分割为电极膜部分731～739、且在焊盘区域613B形成电极膜部分740、进而将熔断器区域613C整形为多个熔断器组件87的图案化能通过光刻以及蚀刻工序来进行。

电容膜612例如能由氮化硅膜构成，其膜厚能设为(例如)。电容膜612可以是通过等离子CVD(化学气相生长)而形成的氮化硅膜。钝化膜89例如能由氮化硅膜构成，例如能通过等离子CVD法来形成。其膜厚可以设为左右。树脂膜610如前所述，能由聚酰亚胺膜以外的树脂膜构成。

第1以及第2外部电极83，84例如可以由将与下部电极膜611或上部电极膜613相接的镍层、层叠于该镍层上的钯层、以及层叠于该钯层上的金层进行了层叠后的层叠构造膜构成，例如能以镀覆法(更具体而言为无电解镀覆法)来形成。镍层有助于对下部电极膜611或上部电极膜613的紧贴性的提高，钯层作为对上部电极膜或下部电极膜的材料与第1以及第2外部电极83，84的最上层的金的相互扩散进行抑制的扩散防止层发挥功能。

图52是用于说明芯片电容器81的制造工序的一例的流程图。在基板82的表面，通过热氧化法和/或CVD法，来形成由氧化膜(例如氧化硅膜)构成的绝缘膜88(步骤S1)。接下来，例如通过溅射法，将由铝膜构成的下部电极膜611形成于绝缘膜88的表面全域(步骤S2)。下部电极膜611的膜厚可以设为左右。接下来，在该下部电极膜的表面，通过光刻来形成与下部电极膜611的最终形状对应的抗蚀图案(步骤S3)。将该抗蚀图案作为掩模，对下部电极膜进行蚀刻，从而得到图48等所示的具有开口616(参照图50)的图案的下部电极膜611(步骤S4)。下部电极膜611的蚀刻例如能通过反应性离子蚀刻来进行。

接下来，例如通过等离子CVD法，在下部电极膜611上形成由氮化硅膜等构成的电容膜612(步骤S5)。在未形成下部电极膜611的区域(开口616的内侧等)，在绝缘膜88的表面将形成电容膜612。接着，在该电容膜612之上形成上部电极膜613(步骤S6)。上部电极膜613例如由铝膜构成，能通过溅射法来形成。其膜厚可设为左右。接着，在上部电极膜613的表面，通过光刻来形成与上部电极膜613的最终形状对应的抗蚀图案(步骤S7)。通过以该抗蚀图案为掩模的蚀刻，将上部电极膜613图案化为最终形状(参照图48等)(步骤S8)。由此，上部电极膜613被整形为如下图案：在电容器电极区域613A具有多个电极膜部分731～739，在熔断器区域613C具有多个熔断器组件87，并具有与这些熔断器组件87连接的焊盘区域613B，且在焊盘区域613B具有电极膜部分740。用于上部电极膜613的图案化的蚀刻既可以通过利用了磷酸等的蚀刻液的湿式蚀刻来进行，也可以通过反应性离子蚀刻来进行。在此，由于能将上部电极膜613的电极膜部分731～740与熔断器组件87以相同的导电性材料的膜来形成，因此能将它们从同一膜进行图案化来形成。由此，制造工序变得简单。

其后，将检查用探头推到上部电极膜613的焊盘区域613B和下部电极膜611的焊盘区域611C，来测量多个电容器元件C0～C9的总电容值(步骤S9)。基于该测量出的总电容值，对应于作为目的的芯片电容器81的电容值，来选择要隔出的电容器元件，即要切断的熔断器(步骤S10)。

接着，如图53A所示，在基板82上的整面例如形成由氮化膜构成的覆盖膜626(步骤S11)。该覆盖膜626的形成可以通过等离子CVD法来进行，例如可以形成膜厚左右的氮化硅膜。覆盖膜626覆盖经图案化的上部电极膜613，在未形成上部电极膜613的区域覆盖电容膜612。覆盖膜626将在熔断器区域613C覆盖熔断器组件87。

从该状态起，进行用于熔断熔断器组件87的激光微调(步骤S12)。即，如图53B所示，对构成根据所述总电容值的测量结果而选择出的熔断器的熔断器组件87投射激光627，来熔断该熔断器组件87的幅窄部87C。由此，对应的电容器元件被从焊盘区域613B隔出。在对熔断器组件87投射激光627时，基于覆盖膜626的作用，在熔断器组件87的附近蓄积激光627的能量，由此来熔断熔断器组件87。由此，能使芯片电容器81的电容值可靠地成为目的的电容值。

在此，如前所述，下部电极膜611形成于避开了熔断器组件87的正下方的区域(开口616)的区域。故而，在通过激光627来切断熔断器组件87的情况下，即使基于切断而产生的碎片到达了熔断器组件87的正下方的区域，在该区域也不存在下部电极膜611。因此，能避免因该碎片而造成在上部电极膜部613与下部电极膜611之间发生短路或对下部电极膜611造成腐蚀这样的不良状况。另外，由于下部电极膜611形成于避开了熔断器组件87的正下方的区域(被照射激光的区域)的区域，因此在切断熔断器组件87之际，还能避免下部电极膜611也被切断从而下部电极膜611受损这样的不良状况。

接下来，如图53C所示，例如通过等离子CVD法，来使氮化硅膜沉积于覆盖膜626上，形成钝化膜89(步骤S13)。前述的覆盖膜626在最终形态下，与钝化膜89一体化，构成该钝化膜89的一部分。在熔断器的切断后所形成的钝化膜89进入到在熔断器熔断时同时被破坏了的覆盖膜626的开口内，覆盖熔断器组件87的切断面来进行保护。因此，钝化膜89能防止在熔断器组件87的切断处进入异物或浸入水分。由此，能制造可靠性高的芯片电容器81。钝化膜89整体上例如可以形成为具有左右的膜厚。

接下来，在钝化膜89上形成在要形成第1以及第2外部电极83，84的位置上具有贯通孔的抗蚀图案(步骤S14)。以该抗蚀图案为掩模来进行钝化膜89的蚀刻。由此，将形成使下部电极膜611在焊盘区域611C露出的焊盘开口；以及使上部电极膜613在焊盘区域613B露出的焊盘开口(步骤S15)。钝化膜89的蚀刻可以通过反应性离子蚀刻来进行。在钝化膜89的蚀刻之际，同样由氮化膜形成的电容膜612也将开口，由此，下部电极膜611的焊盘区域611C将露出。

接着，对整面涂敷树脂膜(步骤S16)。作为树脂膜，例如使用感光性的聚酰亚胺的涂敷膜。通过对于该树脂膜，进行针对与所述焊盘开口对应的区域的曝光工序、以及其后的显影工序，从而能进行基于光刻的树脂膜的图案化(步骤S17)。由此，形成将树脂膜610以及钝化膜89贯通了的焊盘开口621，622。其后，执行用于对树脂膜进行硬化的热处理(固化处理)(步骤S18)，进而，在焊盘开口621，622内，例如通过无电解镀覆法，来使第1外部电极83以及第2外部电极84生长(步骤S19)。如此，得到图48等所示的构造的芯片电容器81。

在利用了光刻工序的上部电极膜613的图案化中，能精度良好地形成微小面积的电极膜部分731～740，进而能形成精细的图案的熔断器组件87。而且，在上部电极膜613的图案化之后，经过总电容值的测量，来决定要切断的熔断器。通过对该决定出的熔断器进行切断，能得到准确地契合至期望的电容值的芯片电容器81。

另外，在该芯片电容器81中，通过将第2外部电极84的正下方也作为有效电容区来进行利用，从而不易受第2外部电极84与基板82之间的寄生电容的影响，能提供精度更高的芯片电容器81。图54是用于说明第5参考例的第2实施方式所涉及的芯片电容器631的构成的俯视图。在图54中，对与前述的图48所示的各部对应的部分赋予同一参照标号来表示。

在前述的第1实施方式中，上部电极膜613的电容器电极区域613A各自被分割为带状的电极膜部分731～739。在此情况下，如图48所示，会在电容器配置区域85内产生不能作为电容器元件利用的区域，从而不能有效地活用小的基板82上的受限的区域。为此，在图54所示的实施方式中，多个电极膜部分731～739被分割为L字形的电极膜部分741～749。由此，例如，图54的构成中的电极膜部分749能以图48的构成的电极膜部分739的1.5倍的面积与下部电极膜611对置。由此，在图48的第1实施方式中，若设与电极膜部分739对应的电容器元件C9具有4pF的电容，则通过使用本实施方式中的电极膜部分749，电容器元件C9能具有6pF的电容。由此，能对电容器配置区域85内有效活用，以更宽的范围来设定芯片电容器81的电容值。

本实施方式所涉及的芯片电容器631的制造工序与图52所示的工序实质上相同。但在上部电极膜613的图案化(步骤S7，S8)中，电容器电极区域613A被分割为图54所示的形状的多个电极膜部分741～749。图55是用于说明第5参考例的第3实施方式所涉及的芯片电容器641的构成的分解立体图，与在前述的第1实施方式的说明中用到的图50同样地表现了芯片电容器641的各部。

在第1实施方式中，下部电极膜611具有由跨电容器配置区域85的大致全域的连续图案构成的第1电容器电极区域611A以及第2电容器电极区域611B，上部电极膜613的电容器电极区域613A被分割为多个电极膜部分731～739(参照图50)。与此相对，在该第3实施方式中，上部电极膜613的电容器电极区域613A以及焊盘区域613B形成为跨电容器配置区域85的大致全域而连续的连续膜图案，另一方面，下部电极膜611的电容器电极区域611A以及第2电容器电极区域611B被分割为多个电极膜部分751～759。电极膜部分751～759既可以形成为与第1实施方式中的电极膜部分731～739同样的形状以及面积比，也可以形成为与第2实施方式中的电极膜部分741～749同样的形状以及面积比。而且，电极膜部分751～759当中的至少任一者(在图55中仅为电极膜部分759)在第2电容器电极区域611B延伸至第2外部电极84的正下方。如此，由电极膜部分751～759、电容膜612、以及上部电极膜613来构成了多个电容器元件。该多个电容器元件的至少一部分构成了电容值不同的(例如各电容值被设定为呈等比数列)电容器元件群。电极膜部分751～759依次构成了电容器元件C1～C9。图55的电极膜部分759折弯成L字形，跨第2电容器配置区域85B的全域地形成。故而，能使电容器元件C9的电容值比电容器元件C8的电容值大，例如设为2倍。由此，与电容器元件C8，9的电容值相同的第1实施方式(参照图48)不同，全部的电容器元件C1～C9的电容值能设定为呈等比数列。

下部电极膜611进而在第1电容器电极区域611A与焊盘区域611C之间具有熔断器区域611D。在熔断器区域611D，与第1实施方式的熔断器组件87同样的多个熔断器组件647沿焊盘区域611C而排列成一列。各电极膜部分751～759经由一个或多个熔断器组件647与焊盘区域611Cに连接。

基于这样的构成，电极膜部分751～759也以彼此不同的对置面积与上部电极膜613对置，它们通过切断熔断器组件647而能分个隔出。因此，得到与第1实施方式的情况同样的效果。尤其是，通过形成为使多个电极膜部分751～759的至少一部分以被设定为呈公比为2的等比数列的对置面积来与上部电极膜613对置，从而与第1实施方式的情况同样地，能提供以高精度契合至需要的电容值的芯片电容器。

本实施方式所涉及的芯片电容器641的制造工序与图52所示的工序实质上相同。但在下部电极膜611的图案化(步骤S3，S4)中，第1电容器电极区域611A以及第2电容器电极区域611B被分割为电极膜部分751～759，且在熔断器区域611D将形成多个熔断器组件647。另外，在上部电极膜613的图案化(步骤S7，S8)中，不进行多个电极膜部分的形成，也不进行熔断器组件的形成。但上部电极膜613被图案化为俯视下与各熔断器组件647不重叠。进而，在激光微调(步骤S12)中，通过激光来切断形成于下部电极膜611的熔断器组件647。在激光微调之际，下部电极膜611被电容膜612覆盖，因此能将该电容膜612用作用于蓄积激光的能量的覆盖膜。因此，可以将在前紧挨激光微调的覆盖膜的形成进行省略(步骤S11)。如前所述，上部电极膜613在俯视下与各熔断器组件647不重叠，因此上部电极膜613不会基于激光微调而被切断。

尽管以上针对第5参考例的实施方式进行了说明，但第5参考例还能以其他的形态来实施。例如，尽管在前述的实施方式中示出了上部电极膜以及下部电极膜当中的一者被分割为多个电极膜的构成，但上部电极膜以及下部电极膜两者也可以均被分割为多个电极膜部分。进而，尽管在前述的实施方式中示出了上部电极膜或下部电极膜与熔断器组件一体化的例子，但也可以是由与上部电极膜或下部电极膜不同的导体膜来形成熔断器组件。进而，尽管在前述的实施方式中示出了包括多个电容器元件具有呈公比r(0＜r，r≠1)＝2的等比数列的电容值的多个电容器元件的例子，但该等比数列的公比也可以是2以外的数。另外，尽管在前述的实施方式中示出了在基板82的表面形成有绝缘膜88，但只要基板82是绝缘性的基板，就还能省略绝缘膜88。另外，可以使用导电性基板来作为基板82，使用该导电性基板作为下部电极，按照与导电性基板的表面相接的方式来形成电容膜612。在此情况下，可以从导电性基板的背面引出一者的外部电极。

此外，能在所述(1)第5参考例所涉及的发明的特征中所记载的事项的范围内实施各种设计变更。例如，将在各特征E1～E22中未确定的制造的工序进行变更、省去、追加后的技术，也包含在第5参考例的范围内。

标号说明

C1～C19 电容器元件

C21～C29 电容器元件

C31～C34 电容器元件

F1～F9 熔断器

F11～F19 熔断器

F21～F24 熔断器

1 芯片电容器

2 基板

2A 主面

3 第1外部电极

4 第2外部电极

7 熔断器组件

9 钝化膜

10 树脂膜

11 第1电极膜

12 第1电容膜

13 第2电极膜

131～139 电极膜部分

141～149 电极膜部分

151～159 电极膜部分

16 第3电极膜

17 第2电容膜

181～184 电极膜部分

25 芯片电容器

26 芯片电容器

27 熔断器组件

28 熔断器组件