1.一种半导体封装，包括：
第一半导体芯片；
多个连接体；
封装所述第一半导体芯片和所述连接体的第一封装剂；
与所述第一半导体芯片和所述连接体的多个电连接；以及
散热区域，被布置为释放所述第一半导体芯片产生的热，其中所述散热区域包括以下之一：
所述第一半导体芯片附接至的焊盘的表面；
焊盘附接至的导电层的表面，其中所述第一半导体芯片附接至所述焊盘；
所述第一半导体芯片附接至的导电层的表面；以及
附接至导电层的散热片的表面区域，其中所述第一半导体芯片附接至所述导电层。
2.根据权利要求1所述的半导体封装，其中与所述第一半导体芯片的所述电连接包括：
贯穿所述第一封装剂延伸至所述第一半导体芯片的多个通孔；以及
所述第一封装剂的表面上的多个第一迹线，其中所述第一迹线通过所述通孔与所述第一半导体芯片电连接并且其中所述连接体与所述第一迹线电连接。
3.根据权利要求2所述的半导体封装，还包括：
封装所述第一迹线的第二封装剂；以及
延伸贯穿所述第二封装剂以暴露所述第一迹线的表面的多个开口。
4.根据权利要求3所述的半导体封装，还包括：
第二半导体芯片；
多个焊料凸块，附接至所述第二半导体芯片并将所述第二半导体芯片与所述第一迹线的暴露表面电连接。
5.根据权利要求2所述的半导体封装，还包括：
所述第一迹线上的多个导电柱；以及
封装所述第一迹线和所述导电柱的第二封装剂，其中所述第二封装剂的一部分被去除，暴露所述导电柱的表面。
6.根据权利要求5所述的半导体封装，还包括：所述第二封装剂的表面上的多个第二迹线。
7.根据权利要求1所述的半导体封装，还包括：在所述第一半导体芯片的多个电路垫片中的至少一个上设置的导电层。
8.根据权利要求7所述的半导体封装，其中所述导电层的表面区域大于在其上形成所述导电层的电路垫片的表面区域。
9.根据权利要求7所述的半导体封装，其中所述导电层包括垫片部分和线部分，所述 垫片部分位于在其上形成所述导电层的电路垫片之上，所述线部分延伸远离所述电路垫片。
10.根据权利要求9所述的半导体封装，其中与所述第一半导体芯片的所述电连接从所述导电层的所述线部分形成。
11.根据权利要求1所述的半导体封装，还包括被所述第一封装剂封装的多个垫片，其中所述连接体设置在所述垫片上。
12.根据权利要求1所述的半导体封装，还包括在所述导电层中形成的多个开口，所述开口暴露所述连接体的表面。
13.根据权利要求11所述的半导体封装，还包括：
附接至所述焊盘的第二半导体芯片；
将所述第二半导体芯片与各个垫片电连接的多个焊线；以及
封装所述第二半导体芯片和所述焊线的第三封装剂。
14.根据权利要求11所述的半导体封装，还包括：
附接至所述焊盘的第二半导体芯片；以及
将所述第二半导体芯片与各个垫片电连接的多个焊料凸块。
15.根据权利要求1所述的半导体封装，还包括所述散热区域上的涂层。
16.一种堆叠半导体封装，包括：
第一半导体封装，所述第一半导体封装为根据权利要求3所述的半导体封装；
附接至所述第一半导体封装的第一迹线的暴露表面的多个焊料凸块；
第二半导体封装，所述第二半导体封装为根据权利要求11所述的半导体封装，其中所述焊料凸块与所述第二半导体封装的垫片电耦接。
17.一种堆叠半导体封装，包括：
第一半导体封装，所述第一半导体封装为根据权利要求11所述的半导体封装；
第二半导体封装，所述第二半导体封装为根据权利要求11所述的半导体封装；以及
焊接材料，将所述第一半导体封装的第一焊盘与所述第二半导体封装的第二焊盘电耦接，并将所述第一半导体封装的多个第一垫片与所述第二半导体封装的多个第二垫片电耦接。
18.一种堆叠半导体封装，包括：
第一半导体封装，所述第一半导体封装为根据权利要求3所述的半导体封装；
附接至所述第一半导体封装的第一迹线的暴露表面的多个焊料凸块；以及
第二半导体封装，所述第二半导体封装为根据权利要求12所述的半导体封装，其中所述焊料凸块与所述第二半导体封装的连接体的暴露表面电耦接。
19.一种堆叠半导体封装，包括：
第一半导体封装，所述第一半导体封装为根据权利要求12所述的半导体封装；
第二半导体封装，其中所述第二半导体封装是具有多个焊料凸块的晶圆级封装，并且其中所述焊料凸块与所述第一半导体封装的连接体的暴露表面电耦接。