用于制造半导体组件的方法及半导体组件与流程

本发明涉及用于制造半导体组件的方法及半导体组件。

使用led的区域照明需要大量待管芯接合在载体上的小的led。当使用用于制造led的标准方法并使用标准管芯接合技术时，这是耗时且昂贵的。

本发明的目的是指定一种用于制造半导体组件或多个半导体组件的特别灵活的方法，并且还指定一种可以以简化和成本有效的方式制造的半导体组件。

该目的是通过独立专利权利要求的主题来实现的。从属专利权利要求涉及另外的配置和开发。

在用于制造半导体组件或多个半导体组件的方法的一个实施方案，提供衬底。衬底可以被图案化或平坦化。例如，衬底是辐射透过性的，特别地是透明的。衬底是例如生长衬底，其可以在这种情况下尤其由蓝宝石或硅组成或包含蓝宝石或硅。

根据用于制造半导体组件的方法的至少一个实施方案，将具有第一半导体层、第二半导体层和有源区的半导体层序列施加(例如外延生长)到衬底上。

半导体层序列包括面向衬底的第一主表面和背向衬底的第二主表面。第一主表面例如面向衬底的表面。第一和第二主表面特别地在垂直方向限定半导体层序列。垂直方向被理解为与有源区的主延伸平面横向地定向(例如垂直地)的方向。侧向方向与有源区的主延伸平面平行地延伸。特别地，侧向方向和垂直方向彼此垂直。

例如，第一半导体层形成为n导电层并且第二半导体层形成为p导电层，反之亦然。有源区例如设置在第一半导体层与第二半导体层之间。特别地，有源区是被设置用于在半导体组件的运行期间生成或检测电磁辐射的pn结区域。

半导体层序列例如基于第iii-v族化合物半导体材料，其包括来自第iii主族的至少一种元素(例如al，ga，in)以及来自第五主族的一种元素(例如n，p，as)。特别地，术语“第iii-v族化合物半导体材料”包括二元、三元和四元化合物的群组，其含有来自第iii主族的至少一种元素和来自第五主族的至少一种元素，例如氮化物和磷化物化合物半导体。n导电层和p导电层可以分别通过适当掺杂半导体材料来制造。半导体层序列也可以基于第ii-vi族化合物半导体材料。

根据该方法的至少一个实施方案，在第二主表面的侧上形成包括至少第一接触区域、第二接触区域和通路的接触结构。通路电连接至例如第一接触区域。为了电接触第一半导体层，通路可以从第二主表面延伸贯穿第二半导体层和有源区至第一半导体层中。通路也可延伸贯穿第一半导体层。第二接触区域例如电连接至第二半导体层。

特别地，通路覆盖形成在半导体层序列中的凹部的垂直表面。在侧向方向上，凹部被例如半导体层序列完全包围。凹部可以延伸贯穿第二半导体层和有源区远至第一半导体层中和/或也可以贯穿第一半导体层。凹部可以通过蚀刻方法(例如，通过干式蚀刻方法)形成。可以形成多个凹部和多个通路。

根据该方法的至少一个实施方案，半导体层序列在远离衬底的侧上被图案化，使得形成半导体层序列的远离衬底的图案化第二主表面。第二主表面可以包括多个微棱镜。特别地，第二主表面在形成接触结构的步骤之前(例如，在形成接触结构的第一接触区域和第二接触区域之前)被图案化。

根据该方法的至少一个实施方案，在图案化第二主表面上施加镜层。镜层特别地至少在一些位置处复制图案化第二主表面。半导体层序列的第一主表面可以形成为辐射离开区域。在第二主表面的方向上发射的辐射可以由镜层朝向第一主表面反射。

根据该方法的至少一个实施方案，在半导体层序列上施加辅助衬底，使得半导体层序列布置在辅助衬底与衬底之间。接触结构的第一接触区域和第二接触区域特别地完全布置在辅助衬底与半导体层序列之间。辅助衬底可以包括因其温度依赖特性而特别适合于暂时接合处理的聚合物。

辅助衬底可以通过连接层机械固定(特别地暂时接合)至半导体层序列。例如，连接层包括可以通过旋涂方法施加在半导体层序列上的接合材料。例如，连接层包含将辅助衬底暂时接合至半导体层序列的旋涂接合材料，其中连接层能够适时地将辅助衬底从半导体层序列释放。连接层包括例如具有温度依赖粘附性的可热分解旋涂接合材料。对于连接层也可以使用其他适合的材料。例如，连接层可以由光致抗蚀剂材料形成。使用光致抗蚀剂材料，连接层可以以简化的方式(例如通过光刻工艺)被分解。

根据该方法的至少一个实施方案，从半导体层序列去除衬底。特别地，在去除衬底的工艺之前施加辅助衬底。可以在去除衬底之前或之后形成凹部和通路或者多个凹部和通路。

根据该方法的至少一个实施方案，半导体层序列被结构化成多个半导体本体。半导体层序列可以例如通过在侧向方向上形成使半导体本体分开的至少一个或多个沟槽而被分成多个半导体本体。结构化半导体层序列可以例如通过用于形成台面沟槽或多个沟槽的蚀刻和/或激光分离方法来进行。沟槽可以从第一主表面延伸贯穿半导体层序列远至或进入连接层中或者也延伸贯穿连接层远至或进入辅助衬底中。作为示例，沟槽或多个沟槽形成为使得辅助衬底部分地露出。在对半导体层序列进行结构化之后，布置在辅助衬底上的半导体本体特别地彼此电绝缘。也可以在将辅助衬底固定至半导体层序列的工艺之前执行将半导体层序列结构化成多个半导体本体的步骤。

根据该方法的至少一个实施方案，半导体层序列被施加在衬底的未图案化(例如平坦的或平面)表面上，使得半导体层序列的第一主表面可以起初未被图案化。在去除衬底之后，半导体本体的第一主表面可以例如通过蚀刻方法被图案化。将半导体层序列结构化成多个半导体本体和图案化半导体本体的第一主表面可以在相互处理步骤中或在两个直接顺序步骤中实现。另一方面，衬底可以设置有图案化表面，并且半导体层序列可以施加在衬底的图案化表面上。半导体层序列的第一主表面特别地在去除衬底之前被图案化。例如，第一主表面复制衬底的图案化表面。

根据该方法的至少一个实施方案，在结构化半导体层序列上施加锚固层，其中锚固层覆盖沟槽或多个沟槽以及半导体本体的垂直表面。特别地，锚固层与辅助衬底直接物理接触。锚固层可以是包含例如硅(例如硅氧化物或硅氮化物)的介电层。锚固层可以例如通过溅射或涂覆(例如化学或物理气相沉积)被施加至半导体本体。锚固层也可以由光致抗蚀剂层形成。使用光致抗蚀剂材料，锚固层可以以简化的方式(例如通过光刻处理)被结构化。

根据该方法的至少一个实施方案，通过在覆盖沟槽的区域中对锚固层进行结构化形成多个约束件(tether)。特别地，约束件形成在沟槽或多个沟槽内。在这种情况下，在平面图中，约束件相对于半导体本体的有源区侧向地布置。约束件或多个约束件可以通过蚀刻锚固层形成。可以使用光刻工艺来形成包含光致抗蚀剂材料的多个约束件。

根据该方法的至少一个实施方案，锚固层被结构化，使得与不同半导体本体相关联的约束件断开。也可以通过在覆盖沟槽或多个沟槽的区域中对锚固层进行结构化来在半导体本体之间形成至少锚条(anchorbar)，其中半导体本体通过约束件连接至锚条。锚条例如沿着使半导体本体分开的至少一个沟槽延伸。锚条附加地有助于在使辅助衬底从半导体本体分离的步骤期间使半导体本体保持在适当位置。

根据该方法的至少一个实施方案，使辅助衬底从半导体本体局部分离。使辅助衬底从半导体本体局部分离特别地意味着至少在辅助衬底的被有源区或者被半导体本体覆盖的区域中辅助衬底与半导体本体分开。然而，本体本体仍然可以例如通过相对于半导体本体至少部分侧向布置的约束件间接地连接至辅助衬底。使辅助衬底局部分离可以通过在连接层处消除辅助衬底与半导体本体之间的机械连接(例如通过去除连接层或者通过适时地改变连接层的粘附效果)来实现。

辅助衬底的局部分离可以在形成约束件之后进行。在使辅助衬底从半导体本体局部分离的步骤期间和之后，约束件特别地保持直接地或间接地附接至辅助衬底。在此情况下，半导体本体至少在使辅助衬底局部分离的步骤期间可以保持在适当位置。在使辅助衬底从半导体本体局部分离的步骤之后，至少在辅助衬底的被有源区或者被半导体本体覆盖的区域中使辅助衬底从半导体本体分离。然而，特别地在辅助衬底被约束件覆盖的区域中，辅助衬底优选地间接地通过约束件机械连接至半导体本体。

根据该方法的至少一个实施方案，通过使约束件从辅助衬底分开来选择性地拾取具有一个第一半导体层、一个第二半导体层和一个有源区的至少一个半导体本体以及一个相关联的接触结构。可以通过机械地断开约束件或通过使约束件从辅助衬底释放或分解来执行使约束件与辅助衬底分开。然后，可以将至少一个半导体本体与辅助衬底完全分开并转移至载体(例如中介层(interposer)或最终板)。可以通过在其第二主表面侧上附接至半导体本体的印模来选择性地去除特别地仅通过约束件机械地连接至辅助衬底的半导体本体。通过将半导体本体从辅助衬底提离，可以使将半导体本体附接至辅助衬底的约束件机械地断开或释放，使得半导体本体与辅助衬底完全分开。也可以选择性地同时或一个接一个地将多个半导体本体从辅助衬底去除。

根据用于制造各自具有半导体本体的多个半导体组件的方法的至少一个实施方案，半导体层序列被施加在衬底上，其中半导体层序列包括第一半导体层、第二半导体层和设置在第一和第二半导体层之间的有源区。形成用于电接触第一半导体层和第二半导体层的接触结构。作为示例，为了电接触第一半导体层，接触结构包括延伸贯穿第二半导体层和有源区的至少一个通路或多个通路。通过形成使半导体本体分开的至少一个沟槽或多个沟槽而将半导体层序列结构化成多个半导体本体。通路通路辅助衬底被施加在半导体层序列上，使得半导体层序列布置在辅助衬底与衬底之间。在随后的步骤中，衬底被从半导体层序列去除。锚固层被施加在辅助衬底上以覆盖沟槽或多个沟槽以及半导体本体的垂直表面。在下一步骤中，通过在覆盖沟槽或多个沟槽的区中对锚固层进行结构化来形成多个约束件。在形成约束件之后，使辅助衬底从半导体本体局部分离，同时约束件保持附接至辅助衬底。然后可以通过将约束件与辅助衬底分离来选择性地从辅助衬底拾取各个单独的半导体本体或多个半导体本体，其中半导体本体包括一个第一半导体层、一个第二半导体层和一个有源区以及一个相关联的接触结构。

使用结合至生长辅助衬底的约束件，其中连接至半导体本体的约束件在形成使半导体本体彼此分开或隔离的多个沟槽之后形成，各个单独的半导体本体可以在使辅助衬底从半导体本体局部分离的步骤期间通过约束件保持在适当位置。在随后的步骤中，半导体本体可以例如通过印模通过将约束件从辅助衬底断开或释放来选择性地拾取。半导体本体可以一个接一个地或同时大量地转移至载体(例如中介层或最终板)。

根据该方法的至少一个实施方案，通过直接接合方法形成半导体组件，其中半导体组件的包括半导体本体和接触结构的主体直接接合至半导体组件的载体。直接接合意味着将主体连接至载体的工艺特别地没有使用任何粘合剂材料。

主体包括例如形成在半导体本体的面向第一接触区域和第二接触区域的侧上的绝缘层。主体可以具有在垂直方向上限定主体的平面连接表面。该平面连接表面可以由第一接触区域、第二接触区域和绝缘层的表面(特别地露出的侧向表面)形成。

载体可以包括第一接触焊盘、绝缘焊盘以及通过绝缘焊盘与第一接触焊盘侧向分开的第二接触焊盘。优选地，载体具有平面接合表面，其例如由第一接触焊盘、第二接触焊盘以及绝缘焊盘的表面(特别地露出的侧向表面)形成。平面接合表面和平面连接表面可以直接合并在一起以形成主体与载体之间的共用界面。共用界面至少局部是平面。共用界面可以包括平面接合表面和平面连接表面在位置中没有直接接触的孔。优选地，共用界面全局是平面。共用界面特别地没有台阶和边缘。

作为示例，共用界面部分地由金属-金属界面、绝缘-绝缘界面并且部分地由金属-绝缘界面形成。然后在载体与主体之间的共用界面处，半导体组件可以没有粘合剂材料，其中载体和主体特别地在共用界面处彼此固定。在此情况下，第一接触区域和第二接触区域可以分别直接电接触至第一接触焊盘和第二接触焊盘。使用直接接合方法，主体和载体的电互连可以在没有任何额外步骤(例如主体上的配线接合或镀覆电迹线)的情况下实现。

在直接接合方法中，各自具有平面表面的两个本体在适合的压力和适合的温度下合并在一起，并且由于平面表面上的原子之间的范德华相互作用或氢键而彼此机械连接。平面表面被理解为意指是特别地形成为显微平坦的表面。例如，这样的平面表面具有例如小于50nm(例如，小于10nm，特别地小于1nm)的粗糙度。优选地，这样的平面表面没有边缘。特别地，该接合技术不需要使用任何接合材料(例如，粘合剂或焊接材料)。除此之外，载体和主体也可以通过使用接合材料的替选方法彼此连接。

根据该方法的至少一个实施方案，在将平面接合表面直接接合至平面表面的步骤之前，例如通过等离子体清洁方法对接合表面和连接表面进行表面抛光和平坦化。

根据半导体组件的至少一个实施方案，组件具有主体和载体。主体包括具有远离载体的第一主表面和面向载体的第二主表面的半导体本体。半导体本体包括第一半导体层、第二半导体层以及布置在第一半导体层与第二半导体层之间的有源区。主体包括具有通路的接触结构，该通路从第二主表面延伸贯穿第二半导体层和有源区用于电接触第一半导体层。接触结构还包括在第二主表面的侧上的第二接触区域和电连接至通路的第一接触区域，其中第一接触区域和第二接触区域通过绝缘层侧向分开。主体包括由第一接触区域、第二接触区域和绝缘层的表面形成的平面连接表面。载体包括与主体的平面连接表面直接接触的平面接合表面，使得在主体与载体之间形成共用界面，其中共用界面没有粘合剂材料。共用界面特别地是平面连接表面和平面接合表面的重叠区。

优选地，主体在共用界面处机械固定至载体。共用界面特别地没有宏观凸起和凹陷或者台阶和边缘。可以在单个共用载体上布置多个主体。主体可以以具有行和列的矩阵形式布置。

这样的半导体组件可以通过本文所述的用于制造半导体组件的方法来制造。因此，与用于制造半导体组件或多个半导体组件的方法相关的特征也可以用于半导体组件，反之亦然。

根据该半导体组件的至少一个实施方案，第二主表面被图案化并且包括多个微棱镜。半导体组件包括例如布置在第二主表面与载体之间的镜层并且优选地在至少一些位置处复制图案化第二主表面。有源区被配置成例如在半导体组件的运行期间生成电磁辐射。电磁辐射可以在第一主表面处从半导体组件向外耦合。光向外耦合的效率可以通过图案化镜层提高，由于图案化镜层在各个方向上使电磁辐射朝向第一主表面反射，致使减少由于第一主表面处的全内反射的不利效果。

根据该组件的至少一个实施方案，载体具有远离接合表面的后侧，其中，在垂直方向上，第一接触焊盘和第二接触焊盘从接合表面延伸特别地贯穿载体远至后侧。组件可以通过后侧上的第一和第二接触焊盘电接触至外部电源。

根据该组件的至少一个实施方案，在覆盖第一主表面的层中嵌入磷光体颗粒和/或散射颗粒。磷光体颗粒可以吸收由有源区发射的电磁辐射，并且重新发射具有相比于由磷光体颗粒吸收的电磁辐射更长峰值波长的电磁辐射，使得组件可以总体发射白色光。

下面参考示例性实施方案和相关附图更详细地说明本文所描述的方法和本文所描述的半导体组件，其中：

图1至图14示出了用于制造多个半导体组件的多个方法阶段的示意性截面图，

图15和图16示出了半导体组件的示例性实施方案，

图17a至17h示出了用于制造多个半导体组件的方法的另外的实施方案的多个方法阶段的示意性截面图，以及

图17i示出了半导体组件的另外的示例性实施方案。

相同或相似的元件或以相同方式起作用的元件在附图中具有相同的附图标记。在各个情况下，这些附图是示意图，因此不一定是按比例正确的。相反地，为了说明的目的，可以将相对较小的元件，特别是层的厚度过大地示出。

在图1中，提供衬底9。衬底9具有平坦的表面91。衬底9也可以包括图案化表面91。衬底9是例如辐射透过性的，特别是对于可见光、红外线和/或紫外线光谱范围中的电磁辐射是透明的。可替选地，衬底9可以是辐射不透明的。衬底9可以包括氮化镓或碳化硅或蓝宝石。特别地，衬底9是硅衬底。

在衬底9的表面91上施加半导体层序列200。半导体层序列200包括第一半导体层21、第二半导体层22和设置在第一半导体层层21与第二半导体层22之间的有源区23。第一半导体层21可以是n导电层，第二半导体层22可以是p导电层，反之亦然。有源区23例如被配置成用于生成电磁辐射或用于吸收电磁辐射并且将电磁辐射转换成电信号或能量。

半导体层序列200可以在衬底9上外延生长。半导体层序列200具有面向衬底9的第一主表面201和远离衬底9的第二主表面202。为了提高半导体层序列200的外延半导体层的品质，衬底9可以具有图案化表面91。此外，半导体层序列200可以生长在衬底9的图案化表面91上，使得第一主表面201可以复制图案化表面91。

在远离衬底9的第二主表面202上沉积镜层3。镜层3包括彼此侧向分开的多个子区域。特别地，镜层3包括多个开口30。镜层3的子区中的每一个可以是连续的，并且包括例如镜层3的开口30中的至少之一。

镜层3特别地是导电的。在顶视图中，镜层3被例如也导电的连接层4覆盖。镜层3和/或连接层4可以包含诸如铝、铑、钯、银、金或铂或这些元素的合金的金属。

在图2中，在半导体层序列200上施加介电层5(例如硅氮化物层或硅氧化物层)，其中介电层5覆盖连接层4，特别是完全覆盖半导体层序列200。

在图3中，在镜层3的开口30的区域中形成多个凹部24。在垂直方向上，各个凹部24延伸贯穿介电层5、第二半导体层22、有源区23到第一半导体层21中。凹部24在半导体层序列200中形成盲孔，其中在侧向方向上，凹部24被例如半导体层序列200完全包围。凹部24可以通过蚀刻方法(例如通过干式蚀刻方法)形成。

在形成凹部24之后，形成覆盖凹部24的垂直表面的钝化层61(例如硅氧化物层(例如sio2)或硅氮化物层)。钝化层61可以完全覆盖凹部24和介电层5。在随后的步骤中，可以部分地去除钝化层61。钝化层61和介电层5优选地包括不同的介电材料。作为示例，介电层5包含硅氮化物或主要由硅氮化物组成，钝化层61包含硅氧化物或主要包含硅氧化物。

在图4中，钝化层61例如通过蚀刻被部分去除，使得第一半导体层21在凹部24的区域中露出。通过部分去除钝化层61，介电层5也至少部分地露出。在下一步骤中，介电层5例如通过蚀刻在使得介电层5除了包括在凹部24的区域中的第一开口51之外还包括相对于凹部24侧向地布置的多个第二开口52的位置中被去除。在第二开口52中，导电层(例如连接层4)部分地露出。

在图5中，在半导体层序列200的第二主表面202的侧上形成包括第一接触区域71、第二接触区域72和通路70的接触结构7。第一接触区域71和第二接触区域72侧向分开并且以这种方式彼此电隔离。在垂直方向上，第二接触区域72延伸穿过介电层5的第二开口52，并且通过镜层3和连接层4电连接至第二半导体层22。第一接触区域71沉积在凹部24的外部并且电连接至通路70，其中通路70布置在凹部24内部。在垂直方向上，通路70至少从第二主表面202延伸贯穿第二半导体层22和有源区23到第一半导体层21中。在凹部24内，在侧向方向上，通路70通过覆盖凹部24的垂直表面的钝化层61与第二半导体层22和有源区23电隔离。

在图6中，在半导体层序列200的第二主表面202的侧上形成绝缘层6。作为示例，绝缘层6首先完全覆盖接触结构7。在随后的步骤中，绝缘层6可以被平坦化，使得形成基本平坦特别是基本平面的连接表面67。图6中的连接表面67例如由第一接触区域71、第二接触区域72的表面和绝缘层6的远离半导体层序列200的表面形成。换言之，在被平坦化之后，在垂直方向上，绝缘层6的表面特别地与第一接触区域71的表面和第二接触区域72的表面齐平。在连接表面67处，第一接触区域71和第二接触区域72部分地露出。优选地在凹部24和镜层3的子区域之间的区域外部，连接表面67形成为平面连接表面。绝缘层6也可以完全填充凹部24。

在图7中，辅助衬底14通过连接层13暂时地固定至半导体层序列200，使得半导体层序列200布置在辅助衬底14与衬底9之间。辅助衬底14可以包括聚合物或者由聚合物制成。连接层13可以包括可以通过旋涂方法施加在连接表面67上的接合材料。例如，连接层13包含这样的旋涂接合材料，其将辅助衬底14暂时地接合至半导体层序列200，并且适时地将辅助衬底14从半导体层序列200释放。连接层13包括例如具有温度依赖粘合性的可热分解旋涂接合材料。作为示例，可以使用工艺(brewer)，其将辅助衬底14暂时地接合至半导体层序列200，并且稍后在可控的时间长度之后自动地剥离辅助衬底14。

也可以使用其他适合于连接层13的材料。例如，连接层13可以由光致抗蚀剂材料形成。使用光致抗蚀剂材料，特别地正性光致抗蚀剂材料，连接层13可以以简化的方式(例如通过光刻处理)分解。在此情况下，辅助衬底14可以由辐射透过性的材料形成，使得包括光致抗蚀剂材料的连接层13可以暴露于穿过辅助衬底14的辐射。优选地，在辅助衬底14的远离连接层13的侧上形成保护层15。保护层15是例如辐射不透明的，并且可以在连接层13中的光致抗蚀剂材料露出之前被去除。例如，保护层15是层。

在图8中，衬底9与半导体层序列200分开。这可以例如通过机械、化学或物理处理来执行。例如，可以使用蚀刻(特别地干式蚀刻)、研磨或激光分离工艺(例如，激光剥离工艺)。也可以使用研磨和蚀刻的组合来去除衬底。

在图9a中，半导体层序列200侧向地结构化成多个半导体本体2。侧向结构化意味着半导体层序列200被分成彼此侧向地间隔开的多个半导体本体2。在半导体本体2之间形成台面沟槽20或多个沟槽20。在垂直方向上，沟槽20延伸贯穿半导体层序列200远至连接层13。沟槽20可以通过例如干式蚀刻、湿式蚀刻或激光蚀刻方法的蚀刻方法特别地形成在镜层3的子区域之间的区域中。沟槽20也可以相对于半导体层序列200侧向形成。也可以在固定辅助衬底14和去除衬底9的工艺之前执行将半导体层序列200结构化成多个半导体本体2的步骤。

在图9a中，半导体本体2的第一主表面201被图案化，得到最优的光提取表面201。形成沟槽20和图案化第一主表面201可以在相互处理步骤中或在两个直接顺序的步骤中实现。特别地，形成沟槽20的步骤在图案化半导体层序列200的第一主表面201的步骤之后。

图9b中示出的制造步骤基本上对应于图9a中示出的制造步骤。相比之下，衬底9设置有在其上已经施加半导体层序列200的图案化表面91。在此情况下，半导体层序列200包括被图案化并且特别地复制衬底9的图案化表面91的第一主表面201。在去除衬底9并且对半导体层序列200进行结构化之后，各个半导体本体2包括图案化第一主表面201。

在图10中，连接层13被部分地去除，使得辅助衬底14在沟槽20的区域中露出。沟槽20的区域中的连接层13可以例如通过使用溶剂借助于蚀刻方法或通过光刻工艺去除。由此，保护层15可以部分地或完全地去除。

在图11中，例如通过涂覆方法将锚固层8施加到半导体本体2上和辅助衬底14上，其中锚固层8覆盖半导体本体2的垂直表面和布置在半导体本体2的侧面的沟槽或多个沟槽20。锚固层8将半导体本体2固定至辅助衬底。优选地，锚固层8与辅助衬底14直接物理接触。如图11所示，锚固层8可以完全覆盖半导体本体2的垂直表面和/或第一主表面201。辅助衬底14可以形成为具有面向半导体本体2的图案化表面(未示出)。在此情况下，锚固层8可以穿透到图案化辅助衬底14上，使得锚固层8以最优方式锚固至辅助衬底14，由于辅助衬底与锚固层之间的界面因图案化表面而变大，所以使得图案化表面上的粘附区域增加。

锚固层8可以由介电材料(例如，硅氧化物或硅氮化物)或由光致抗蚀剂材料形成。例如，锚固层8基本上包括光致抗蚀剂材料或由光致抗蚀剂材料组成。锚固层8也可以基本上由低温(<220℃)介电或通过低温介电和光致抗蚀剂材料形成。

在施加锚固层8之后，通过对至少在覆盖沟槽或多个沟槽20的区域中的锚固层8进行结构化形成多个约束件83。约束件83特别地是锚固层8的侧向于其相关联的半导体本体2布置的部分。在辅助衬底14上的顶视图中，半导体本体2可以与约束件83不具有任何重叠。约束件83形成为将半导体本体2机械地固定至辅助衬底14。对于对锚固层8进行结构化，可以使用光刻工艺和/或蚀刻工艺。

在图11a中，包括约束件83的锚固层8示出于辅助衬底14上的顶视图中。半导体本体2中的每一个的垂直表面被锚固层8覆盖。锚固层8被结构化成与不同半导体本体2相关联的多个侧向分开的锚固层8。

各个半导体本体2在其侧面上包括至少一个或多个约束件83。锚固层8在覆盖沟槽20的区域中以使得与不同半导体本体2相关联的约束件83断开的方式被结构化。这简化了在不影响其相邻半导体本体2的情况下提升任何单个半导体本体2的工艺。

在图11b中，在半导体本体2之间形成作为锚固层8的另外的部分的锚条84。作为示例，锚条84沿着半导体本体2的沿着侧向方向的列延伸。约束件83连接至锚条84。在此情况下，相邻半导体本体2可以通过约束件83和锚条84彼此机械连接，使得多个半导体本体2可以以简化和安全的方式同时提起。

在图12中，辅助衬底14从半导体本体2局部分离。然而，半导体本体2仍然通过约束件84间接连接至辅助衬底。可以通过分解连接层13处的在辅助衬底14与半导体本体2之间的机械连接，例如通过定时使用溶剂去除连接层13或者通过定时改变连接层13的粘附效果来实现辅助衬底14的局部分离。在连接层13由光致抗蚀剂材料形成的情况下，连接层13可以通过暴露于可以透射通过辅助衬底14的辐射被分解。形成约束件84的步骤和使辅助衬底14局部分离的步骤可以在相互工艺步骤中例如通过光刻工艺实现。

在图13中，印模82附接至第一主表面201的侧上的半导体本体2。可以通过印模将具有一个第一半导体层21、一个第二半导体层22以及一个有源区23的半导体本体2连同具有通路70的相关联的接触结构7选择性地拾取并且将其从辅助衬底14提升，使得约束件83从辅助衬底14分开。例如，约束件83从辅助衬底14机械断开或释放。约束件83或者约束件83的至少一些残余物与从辅助衬底14分离，使得在半导体本体2已经完全从辅助衬底14去除之后，锚固层8仍然包括约束件83或约束件83的至少一些残余物。也可以选择性地同时拾取多个半导体本体2。

在图14中，具有半导体本体2、镜层3、连接层4、介电层5、绝缘层6、钝化层61的主体210以及接触结构7通过印模82被转移，并且机械连接至具有第一接触焊盘171和第二接触焊盘172的载体1，第二接触焊盘172通过绝缘焊盘16与第一接触焊盘171侧向分开。主体210至少在凹部24外部包括由绝缘层6的第一接触区域71、第二接触区域72的表面形成的平面连接表面67。凹部24也可以完全填充有绝缘层6。接合表面10和连接表面67可以例如通过等离子体清洁方法被表面抛光并且被平坦化。

特别地，主体210和载体1通过直接接合方法彼此连接。在此情况下，接合表面10与连接表面67直接接触，使得形成主体210与载体1之间的共用界面，其中共用界面是平面表面并且没有粘合剂材料。共用界面特别地通过将连接表面67和接合表面10的区域直接重叠形成。第一接触区域71和第二接触区域72特别地分别直接电接触至第一接触焊盘171和第二接触焊盘172。例如，共用界面部分地由金属-金属界面、绝缘-绝缘界面以及金属-绝缘界面形成(图15)。相比之下，主体210也可以通过使用粘合剂材料的方法连接至载体1。

在图15中，示出了由本文中所述的方法制造的半导体组件100。在通过将连接表面67和接合表面10的区域直接重叠而形成的共用界面处，第一接触区域71连同第一接触焊盘171以及第二接触区域72连同第二接触焊盘172在各个情况下在垂直方向上形成台阶，即跳跃。这提供了以下启示：接触区域和接触焊盘不是在单一普通制造步骤而是在不同制造步骤中形成，并且接触区域和接触焊盘通过直接接合方法彼此连接。在图15中，锚固层8被完全从半导体组件100去除。特别地，可以在半导体本体2上施加封装层，该封装层包括例如嵌入在封装层的基体材料中的磷光体颗粒和/或散射颗粒。在锚固层8由辐射透过性材料或辐射透明材料形成的情况下，锚固层8可以无需被去除，并且可以用作为半导体层组件100的封装层。

图16示意性地示出了半导体组件100的另外的示例性实施方案。该实施方案基本上对应于图15中的半导体组件100的实施方案。相比之下，在垂直方向上，第一接触焊盘171和第二接触焊盘172从接合表面10延伸贯穿载体1至衬底的后侧102。组件100可以例如通过后侧102上的第一和第二接触焊盘171和172电连接至外部电源。第一主表面201形成为组件的辐射通过区域101，特别地形成为组件的辐射离开区域。辐射离开区域也可以由另外的层保护。

图17a至图17h示出了用于制造多个半导体组件100的方法的一些另外的步骤。

图17a示出的制造步骤基本上对应于图1中所述的制造步骤。相比之下，半导体层序列200在远离衬底9的侧上被图案化，使得形成半导体层序列200的包括多个微棱镜222的图案化第二主表面202。此外，连接层4具有多个侧向分开的子区段，所述子区段在各个情况下延伸贯穿介电层并且电接触至第二半导体层22。此外，中间层92形成在衬底9与半导体层2之间。中间层92可以提高外延生长的半导体本体2的品质。特别地，中间层92是具有相比于半导体本体2的半导体层的带隙低的带隙的导电层。

在图17b中，镜层3被施加在图案化第二主表面202上，使得镜层3至少在形成多个微棱镜222的位置中复制图案化第二主表面201。镜层3与连接层4电接触。绝缘层6也被图案化。

在图17c中，接触结构7的第一接触区域71和第二接触区域72形成在半导体层序列200的远离衬底9的侧上，其中平面接触表面67由第一接触区域71、第二接触区域72和绝缘层6的表面形成。整个平面连接表面67没有凸起和凹陷。

图17d和图17e所示的制造步骤基本上对应于图8至图10所述的制造步骤。相比之下，凹部24和通路70在衬底9已经被去除之后形成。在垂直方向上，凹部24从第一主表面201延伸贯穿整个半导体层序列200远至第一接触区域71。通路70在垂直方向上从第一接触区域71延伸至第一主表面201，并且特别地在第一主表面201处与第一半导体层21直接电接触。

图17f和图17g所示的另外的制造步骤基本上对应于图12和图13中所述的制造步骤，其中主体210具有延伸贯穿半导体本体2的通路70。主体210可以被选择性地从辅助衬底14提升，使得约束件83机械断开，其中约束件83或者至少约束件83的一些残余物从辅助衬底14分离。被选择性提升的主体210的锚固层8在被完全从辅助衬底14去除之后包括约束件83或者约束件83的至少一些残余物。

图17h所示的制造步骤基本上对应于图14中所述的制造步骤。相比之下，平面连接表面67没有凹部24。在此情况下，整个平面连接表面67特别地没有凸起或凹陷。

图17i示出了包括图17g所示的主体210和图16所示的载体1的半导体组件100的另外的示例性实施方案。该半导体组件100包括具有至少一个约束件83或约束件83的的残余物的布置在载体1的接合表面10上的锚固层8。锚固层8覆盖半导体本体2的至少一个垂直表面，其中约束件83或者约束件83的残余物相对于半导体本体2侧向布置。锚固层8可以被部分地或完全去除。特别地，锚固层8可以由对于由有源区23发射的辐射辐射透过性或者透明的材料形成。在此情况下，锚固层8的远离载体1的表面可以形成为组件的辐射离开区域101。在图17i中，凹部24没有被锚固层8完全填充。凹部24也可以被锚固层8的材料或者被另外的材料完全填充。

使用约束件将半导体本体结合至辅助衬底，其中约束件形成在使半导体本体分开的台面沟槽内，半导体本体可以在使辅助衬底分离的过程期间和之后保持在适当位置。然后半导体本体可以被选择性地拾取并直接接合至载体，其中不需要用于将半导体本体电互连至载体的额外的步骤。通过使用约束件，简化了用于制造多个半导体组件的方法，导致制造成本的降低。

参照示例性实施方案进行的描述不将本发明限制于这些实施方案。相反，本发明包括任何新颖特征和特征的任何组合，特别包括权利要求中的特征的任何组合，即使该特征或该组合本身在权利要求或示例性实施方案中未被明确地指示亦如此。

本申请要求美国申请62/110,365的优先权，其公开内容通过引用并入本文。