存储器结构及其制造方法与流程

本发明涉及一种半导体结构及其制造方法，尤其涉及一种具有浅沟槽隔离(shallowtrenchisolation，sti)结构的存储器结构及其制造方法。

背景技术

随着半导体元件积集度的提高，半导体元件的尺寸也随着不断地缩小，且半导体元件之间的影响也越来越多。一般而言，半导体元件之间是通过隔离结构来彼此隔离，避免过多的影响，并提升元件的可靠度。在存储器元件中，若隔离结构的高度太低，容易产生程序化时的互相干扰，且可能会对穿隧介电层造成伤害，而使得存储器元件的可靠度降低。若隔离结构的高度太高，会导致栅极耦合率(gatecouplingratio，gcr)下降，而降低存储器元件的效能。

技术实现要素：

本发明提供一种存储器结构与其制造方法，其可有效地提高存储器元件的效能与可靠度。

本发明提出一种存储器结构，包括基底、多个堆叠结构、至少一个隔离结构、第二导体层与第二介电层。堆叠结构设置于基底上。各个堆叠结构包括依序设置在基底上的第一介电层与第一导体层。在相邻两个堆叠结构之间具有第一开口，且第一开口延伸至基底中。隔离结构设置于第一开口中，且覆盖第一介电层的侧壁。在隔离结构中具有凹陷，而使得隔离结构的顶部轮廓为漏斗状。第二导体层设置于堆叠结构上，且填入第一开口中。第二介电层设置于第二导体层与第一导体层之间。

本发明提出一种存储器结构的制造方法，包括以下步骤。在基底上形成多个堆叠结构。各个堆叠结构包括依序设置在基底上的第一介电层与第一导体层。在相邻两个堆叠结构之间具有第一开口，且第一开口延伸至基底中。在第一开口中形成至少一个隔离结构。隔离结构覆盖第一介电层的侧壁。在隔离结构中具有凹陷，而使得隔离结构的顶部轮廓为漏斗状。在堆叠结构上形成第二介电层。在第二介电层上形成第二导体层。第二导体层填入第一开口中。

基于上述，在本发明的存储器结构及其制造方法中，在隔离结构中具有凹陷，而使得隔离结构的顶部轮廓为漏斗状。由于存储器结构具有顶部轮廓为漏斗状的隔离结构，所以隔离结构在第一开口的侧壁保有一定的高度，且覆盖住第一介电层的侧壁，因此隔离结构可保护第一介电层的侧壁，且可防止程序化时的互相干扰，以提升存储器元件的可靠度。此外，由于在顶部轮廓为漏斗状的隔离结构中具有凹陷，因此可有效地提升栅极耦合率，进而提升存储器元件的效能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1a至图1i为本发明一实施例的存储器结构的制造流程剖面图。

附图标记说明：

100：基底；

102：第一介电材料层；

102a：第一介电层；

104：第一导体材料层；

104a：第一导体层；

106：缓冲材料层；

106a：缓冲层；

108：罩幕材料层；

108a：罩幕层；

110：图案化光致抗蚀剂层；

112：第一开口；

114：衬材料层；

114a：衬层；

116：第一隔离材料层；

116a：第一隔离层；

118：第二开口；

120：第二隔离材料层；

120a：第二隔离层；

122：堆叠结构；

124：隔离结构；

126：凹陷；

128：第二介电层；

130：第二导体层；

132：存储器结构。

具体实施方式

请参照图1a，在基底100上依序形成第一介电材料层102、第一导体材料层104、缓冲材料层106与罩幕材料层108。基底100可为半导体基底，如硅基底。第一介电材料层102的材料例如是氧化硅，且例如是以热氧化法形成。第一导体材料层104的材料例如是掺杂多晶硅，且例如是以化学气相沉积法形成。缓冲材料层106的材料例如是氧化硅，且例如是以化学气相沉积法形成。罩幕材料层108的材料例如是氮化硅，且例如是以化学气相沉积法形成。

接着，在罩幕材料层108上形成图案化光致抗蚀剂层110。图案化光致抗蚀剂层110可通过微影制程所形成。

然后，请参照图1b，以图案化光致抗蚀剂层110为罩幕，移除部分罩幕材料层108、部分缓冲材料层106、部分第一导体材料层104、部分第一介电材料层102与部分基底100，而形成第一开口112，且依序在基底100上形成第一介电层102a、第一导体层104a、缓冲层106a与罩幕层108a。第一介电层102a可用以作为穿隧介电层，且第一导体层104a可用以作为浮置栅极。

接下来，移除图案化光致抗蚀剂层110。图案化光致抗蚀剂层110的移除方法例如是干式去光致抗蚀剂法或湿式去光致抗蚀剂法。

之后，请参照图1c，可在第一开口112的表面上形成衬材料层114。举例来说，衬材料层114可形成在第一开口112中的基底100的表面上、第一介电层102a的侧壁上、第一导体层104a的侧壁上与缓冲层106a的侧壁上。衬材料层114的材料例如是氧化物，如氧化硅。衬材料层114的形成方法例如是临场蒸气产生法(insitusteamgeneration，issg)或等离子体式氧化制程(plasmaoxidation)。

继之，形成填入第一开口112中的第一隔离材料层116。第一隔离材料层116可位于衬材料层114上。在第一隔离材料层116中具有第二开口118。第一隔离材料层116的材料例如是氧化物，如氧化硅。第一隔离材料层116的形成方法例如是进行增强高深宽比沟填制程(enhancedhighaspectratioprocess，eharp)。

随后，在第一隔离材料层116上形成填满第二开口118的第二隔离材料层120。第二隔离材料层120的材料例如是氧化物，如旋涂式玻璃(spin-onglass，sog)。第二隔离材料层120的形成方法例如是旋转涂布法。

再者，请参照图1d，移除位于第一开口112以外的第二隔离材料层120与第一隔离材料层116。移除方法例如是化学机械研磨法。

接着，请参照图1e，进行第一干蚀刻制程，以移除位于第一开口112中的部分第一隔离材料层116与部分第二隔离材料层120，进而降低第一隔离材料层116的高度与第二隔离材料层120的高度。第一干蚀刻制程例如是反应性离子蚀刻(rie)制程。此外，在第一干蚀刻制程中，可同时移除部分衬材料层114。

然后，请参照图1f，进行第一湿蚀刻制程，以移除罩幕层108a。第一湿蚀刻制程所使用的蚀刻剂例如是热磷酸。

接下来，请参照图1g，进行第二干蚀刻制程，以移除位于第一导体层104a的侧壁上的部分第一隔离材料层116，而形成第一隔离层116a。第二干蚀刻制程例如是siconi蚀刻制程。此外，在第二干蚀刻制程中，可同时移除部分衬材料层114，而形成衬层114a，且可同时移除部分第二隔离材料层120，也可同时移除缓冲层106a，而在基底100上形成多个堆叠结构122。堆叠结构122包括依序设置在基底100上的第一介电层102a与第一导体层104a。

之后，请参照图1h，进行第二湿蚀刻制程，以移除位于第二开口118中的部分第二隔离材料层120，而形成第二隔离层120a。第二隔离层120a的顶部低于第一隔离层116a的顶部。此外，在第二干蚀刻制程中，可同时移除部分第一隔离层116a与部分衬层114a。第二湿蚀刻制程所使用的蚀刻剂例如是稀释氢氟酸。第二湿蚀刻制程对第二隔离材料层120的移除速度例如是大于对第一隔离层116a的移除速度。

此外，可由第一隔离层116a与第二隔离层120a在第一开口112中形成至少一个隔离结构124。在此实施例中，是以形成多个隔离结构124为例进行说明，但本发明并不以此为限。隔离结构124覆盖第一介电层102a的侧壁。第一隔离层116a的材料例如是增强高深宽比沟填制程氧化物(enhancedhighaspectratioprocessoxide，eharpoxide)。隔离结构124还可包括衬层114a。衬层114a位于第一隔离层116a与基底100之间以及第一隔离层116a与堆叠结构122之间。衬层114a的材料例如是临场蒸气产生氧化物(issgoxide)。

另外，由于第二隔离层120a的顶部低于第一隔离层116a的顶部，因此在隔离结构124中具有凹陷126，而使得隔离结构124的顶部轮廓为漏斗状。凹陷126可位于第二隔离层120a。隔离结构124的顶部例如是低于堆叠结构122的顶部。凹陷126的形状例如是弧形。凹陷126的宽度例如是相邻两个堆叠结构122的间距的25％至50％。

接下来，请参照图1i，在堆叠结构122上形成第二介电层128。第二介电层128可用以作为闸间介电层。第二介电层128可为多层结构或单层结构。多层结构例如是氧化硅层/氮化硅层/氧化硅层的复合层。单层结构例如是氧化硅层。

随后，在第二介电层128上形成第二导体层130。第二导体层130填入第一开口112中。在此实施例中，第二导体层130是以填满第一开口112为例来进行说明。第二导体层130可用以作为控制栅极。第二导体层130的材料例如是掺杂多晶硅，且例如是以化学气相沉积法形成。

基于上述实施例可知，在上述存储器结构132的制造方法中，在隔离结构124中具有凹陷126，而使得隔离结构124的顶部轮廓为漏斗状。由于存储器结构132具有顶部轮廓为漏斗状的隔离结构124，所以隔离结构124在第一开口112的侧壁保有一定的高度，且覆盖住第一介电层102a的侧壁，因此隔离结构124可保护第一介电层102a的侧壁，且可防止程序化时的互相干扰，以提升存储器元件的可靠度。此外，由于在顶部轮廓为漏斗状的隔离结构124中具有凹陷126，因此可有效地提升栅极耦合率，进而提升存储器元件的效能。

以下，通过图1i来说明上述实施例的存储器结构132。

请参照图1i，存储器结构132包括基底100、多个堆叠结构122、至少一个隔离结构124、第二导体层130与第二介电层128。堆叠结构122设置于基底100上。各个堆叠结构122包括依序设置在基底100上的第一介电层102a与第一导体层104a。在相邻两个堆叠结构122之间具有第一开口112，且第一开口112延伸至基底100中。隔离结构124设置于第一开口112中，且覆盖第一介电层102a的侧壁。在隔离结构124中具有凹陷126，而使得隔离结构124的顶部轮廓为漏斗状。隔离结构124包括第一隔离层116a与第二隔离层120a。第一隔离层116a设置于第一开口112中，且在第一隔离层116a中具有第二开口118。位于第一开口112的侧壁上的第一隔离层116a的顶部高于第一介电层102a的顶部。第二隔离层120a设置于第二开口118中。第二隔离层120a的顶部低于第一隔离层116a的顶部。隔离结构124还包括衬层114a。衬层114a设置于第一隔离层116a与基底100之间以及第一隔离层116a与堆叠结构122之间。第二导体层130设置于堆叠结构122上，且填入第一开口112中。第二介电层128设置于第二导体层130与第一导体层104a之间。此外，第二介电层128还可设置于第二导体层130与隔离结构124之间。

综上所述，在上述存储器结构及其制造方法中，由于在隔离结构中具有凹陷，而使得隔离结构的顶部轮廓为漏斗状，因此可有效地防止程序化时的互相干扰并提升栅极耦合率，进而提升存储器元件的可靠度与效能。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。