GaN高电子迁移率晶体管的氮化镓薄膜及其纳米外延过生长方法与流程

本发明涉及低电阻的高电子迁移率晶体管的氮化镓薄膜，特别涉及gan高电子迁移率晶体管的氮化镓薄膜及其纳米外延过生长方法。

背景技术：

gan高电子迁移率晶体管(hemt)器件是一种基于宽禁带半导体材料的电力电子器件。通过形成外延的algan/gan异质结，极化电场有效的调制了gan的能带结构以及电荷的分布。这导致高电子迁移率晶体管在未人为掺杂的情况下，也能够形成面密度达10¹³cm^-2的二维电子气。因为在材料中没有掺杂，电子在gan的理论迁移率超过2000cm²/vs。这就使得ganhemt理论上具有低导通电阻和高工作频率的特点。能够满足新一代电力电子器件对更大功率、更高频率、更小体积和高温工作条件的要求，在电力电子应用领域具有非常大的潜力。

目前阻碍ganhemt器件完全取代现有硅(si)基电子器件的一个主要原因是高昂的生产成本。使用si作为外延的衬底材料能够大幅度的减小ganhemt器件的材料成本，使得ganhemt的生产成本与现有si基电子器件的生产成本相近。然而，在si衬底上生长高质量的gan薄膜存在技术上的困难。目前在si衬底上外延生长的gan薄膜层的位错密度很高，一般在10⁹cm^-2到10¹⁰cm^-2左右。gan薄膜层的位错至少从两个方面影响了ganhemt器件的性能。当电子横穿位错时，位错会对电子起到散射作用，从而降低了hemt器件的电导。另一方面，薄膜层内的位错会导致gan材料表面的粗糙度上升。薄膜表面的粗糙度对hemt器件的电导影响很敏感。粗糙度越高，电导越低。所以一种能够显著降低在si衬底上gan薄膜层的位错密度的方法对于ganhemt器件的广泛应用具有重大的意义。

技术实现要素：

为了克服现有技术的上述缺点与不足，本发明的目的在于提供一种gan高电子迁移率晶体管的氮化镓薄膜的纳米外延过生长方法，解决了现有技术中在si衬底上生长的gan薄膜位错密度太高，ganhemt电子器件电阻高的问题。

本发明的另一目的在于提供一种gan高电子迁移率晶体管的氮化镓薄膜，位错密度低，电阻值低。

本发明的目的通过以下技术方案实现：

gan高电子迁移率晶体管的氮化镓薄膜的纳米外延过生长方法，包括以下步骤：

(1)采用mocvd方法在si衬底上生长aln成核层；

(2)采用mocvd方法在aln成核层上外延生长gan外延层；

(3)在gan薄膜层上沉积sio2薄膜；

(4)采用纳米压印的方法在sio2薄膜上制作长条形图案，得到具有长条形窗口区的掩模层；所述长条形窗口区的长度方向与gan高电子迁移率晶体管的电流方向平行；

(5)采用mocvd方法从窗口区外延过生长gan膜，掩模区上方被gan膜铺满，直至生长得到连续的gan膜，即过生长gan外延层。

步骤(4)所述掩模层的窗口区宽度小于200nm，掩模区的宽度为100nm～2000nm。

步骤(1)所述采用mocvd方法在si衬底上生长aln成核层，具体为：

以tmal，nh3作为反应气体，首先将v/iii束流比设定在1000～2000生长30～60nm的第一aln层，然后再将v/iii束流比减少到500～800生长20～80nm厚度的第二aln层，所述第一aln层和第二aln层形成aln成核层。

步骤(2)所述采用mocvd方法在aln成核层上外延生长gan薄膜层，具体为：

以tmga，nh3作为反应气体，生长过程中，tmga流速110～200μmol/min，v/iii束流比设定为3000～6000，生长1μm～2μm的gan薄膜。

步骤(3)所述在gan薄膜层上沉积sio2薄膜，具体为：

采用cvd法在gan薄膜层上沉积50～100nmsio2薄膜。

步骤(5)中，以tmga，nh3作为反应气体，从窗口区外延过生长gan膜，掩模区上方被gan膜铺满，反应直至成1μm～2μm的连续gan膜。

gan高电子迁移率晶体管的氮化镓薄膜，由下至上依次包括si衬底、aln成核层、gan外延层、sio2薄膜掩模层、过生长gan外延层；所述sio2薄膜掩模层上设有长条形窗口区，所述长条形窗口区的长度方向与gan高电子迁移率晶体管的电流方向平行。

所述掩模层的窗口区宽度小于200nm，掩模区的宽度为100nm～2000nm。

所述aln成核层包括第一aln层和第二aln层，所述第一aln层的厚度为30～60nm，所述第二aln层的厚度为20～80nm。

所述gan外延层的厚度为1μm～2μm；所述过生长gan外延层的厚度为1μm～2μm。

本发明的原理为：

本发明采用了纳米级别的窗口(<200nm)，引入了位错过滤的新的物理机制。当gan从纳米尺度的窗口中生长，因为离界面很近，gan中的位错会受到界面的镜像力的作用，弯曲终止于界面或湮灭于界面。因此，从窗口生长出来的gan的位错密度大大减小。这就是位错过滤的机制。由于掩膜层的材料(如sio2)难以让gan成核，在外延生长时，只有在窗口区内gan才能成核生长。当窗口区的gan生长超过掩膜层的厚度，发生横向生长。横向生长一定程度后，从相邻的窗口生长出来的gan就会在掩膜层上相遇。在相遇的界面因为晶格的取向失配会形成一定量的新的位错。然而，因为gan在掩模层上生长方向与电流方向垂直，新的位错与电流方向平行。因此，新产生的位错对ganhemt的电流没有散射作用。总结来说，和现有的方法相比，垂直电流方向纳米过生长氮化镓薄膜的方法一方面在窗口区和掩模区的上方大大减少了原来位错的密度。这样既可以减少ganhemt器件里位错对电子的散射，又可以减少gan界面的粗糙度。另一方面，在掩模层上新产生的位错不会导致ganhemt电导的下降。从而实现了在si衬底上制备低电阻的ganhemt电子器件。

与现有技术相比，本发明具有以下优点和有益效果：

本发明利用纳米尺度下位错过滤的机制和电流与位错平行时不被散射的原理，采用纳米外延过生长氮化镓薄膜的方法在si衬底上生长出低位错的gan薄膜，位错密度低于10⁸cm^-2；同时采用外延生长方向垂直于电流方向，进一步降低了ganhemt器件的电阻。

附图说明

图1为本发明的实施例1的gan高电子迁移率晶体管的氮化镓薄膜的纳米外延过生长方法的步骤(4)得到样品的示意图。

图2为本发明的实施例1的gan高电子迁移率晶体管的氮化镓薄膜的截面示意图。

图3为本发明的实施例1的gan高电子迁移率晶体管的氮化镓薄膜的cl表面形貌图。

图4为本发明的实施例1的gan高电子迁移率晶体管的氮化镓薄膜的tem截面图。

具体实施方式

下面结合实施例，对本发明作进一步地详细说明，但本发明的实施方式不限于此。

实施例1

本实施例的gan高电子迁移率晶体管的氮化镓薄膜的生长方法，包括以下步骤：

(1)采用mocvd方法在si衬底上生长aln成核层。用tmal，nh3作为反应气体。mocvd生长过程中，si衬底温度为1050℃。tmal的流速是400μmol/min。首先将v/iii比设定在2000生长60nmaln层，然后再将v/iii减少到800生长60nmaln层。

(2)采用mocvd方法在aln成核层上外延生长的gan外延层。用tmga，nh3作为反应气体。mocvd生长过程中，衬底温度为1030℃，反应气体tmga流速110μmol/min，将v/iii比设定在3000，生长2μm的gan薄膜。

(3)在gan薄膜层上沉积sio2薄膜：将外延片从mocvd反应腔体中取出，用cvd法沉积50nmsio2薄膜。

(4)刻蚀sio2薄膜获得平行长条状图案：用纳米压印的方法在sio2薄膜上制作长条形图案，得到具有长条形窗口区的掩模层。纳米压印过程包括涂胶，热压和rie刻蚀，从而制作出图案。长条形窗口区的长度方向与ganhemt电流方向平行。对于长条状图案，窗口区宽度为200nm，掩模区的宽度是100nm。此时得到的样品如图1所示，由下至上依次包括si衬底11、aln成核层12、gan外延层13、sio2薄膜掩模层，其中sio2薄膜掩模层包括掩模区14和窗口区15，图中箭头方向为ganhemt电流方向。

(5)采用mocvd方法从窗口区外延过生长gan，首先掩模区上方被gan铺满，直至生长得到连续的gan膜：在外延生长时，只有在窗口区内gan才能成核生长。当窗口区的gan生长超过掩膜层的厚度，发生横向生长。横向生长一定程度后，从相邻的窗口生长出来的gan就会在掩膜层上相遇。于mocvd反应腔体中，用tmga，nh3作为反应气体，生长温度1010℃，反应气体tmga流速150μmol/min；nh3气体流速0.45mol/min，反应直至成1μm的连续gan膜。如图2所示，本实施例制备得到的gan高电子迁移率晶体管的氮化镓薄膜，包括由下至上依次包括si衬底11、aln成核层12、gan外延层13、sio2薄膜掩模层、过生长gan外延层16，其中从相邻的窗口生长出来的gan膜就在掩膜区14上的过生长gan相遇处17相遇。

图3是本实施例得到的gan高电子迁移率晶体管的氮化镓薄膜的cl表面形貌图。图中示出窗口区15和掩模区，窗口区15与掩模区上的氮化镓已经结合在一起，于相遇处17相遇。

图4是本实施例制备得到的gan高电子迁移率晶体管的氮化镓薄膜的tem截面图，位错密度小于10⁸cm^-2。用该薄膜制成的ganhemt通过功率分析仪测量，得到跨导为75ms/mm，显示出低电阻ganhemt的特性。

实施例2

本实施例的gan高电子迁移率晶体管的氮化镓薄膜的纳米外延过生长方法，包括以下步骤：

(1)采用mocvd方法在si衬底上生长aln成核层：

以tmal，nh3作为反应气体，首先将v/iii束流比设定在1000生长30nm的第一aln层，然后再将v/iii束流比减少到500生长20厚度的第二aln层，所述第一aln层和第二aln层形成aln成核层。

(2)采用mocvd方法在aln成核层上外延生长的gan外延层：

以tmga，nh3作为反应气体，生长过程中，tmga流速200μmol/min，v/iii束流比设定为6000，生长2μm的gan外延层。

(3)采用cvd法在gan薄膜层上沉积sio2薄膜；

(4)采用纳米压印的方法在sio2薄膜制作长条形图案，得到具有长条形窗口区的掩模层；所述长条形窗口区的长度方向与gan高电子迁移率晶体管的电流方向平行；

所述掩模层的窗口区宽度为200nm，掩模区的宽度为2000nm。

(5)采用mocvd方法从窗口区外延过生长gan膜，以tmga，nh3作为反应气体，从窗口区外延过生长gan膜，掩模区上方被gan膜铺满，反应直至成2μm的连续gan膜，即过生长gan外延层。

本实施例得到gan高电子迁移率晶体管的氮化镓薄膜，由下至上依次包括si衬底、第一aln层、第二aln层、gan外延层、sio2薄膜掩模层、过生长gan外延层；所述sio2薄膜掩模层上设有长条形窗口区，所述长条形窗口区的长度方向与gan高电子迁移率晶体管的电流方向平行。其中，第一aln层的厚度为30nm，所述第二aln层的厚度为20nm；gan外延层的厚度为2μm；过生长gan外延层的厚度2μm。

本实施例制备的gan高电子迁移率晶体管的氮化镓薄膜的测试结果与实施例1类似，在此不再赘述。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。