一种半导体结构及其制造方法与流程

本发明涉及一种半导体器件技术领域，特别涉及一种半导体结构及其制造方法。

背景技术：

随着高压电阻在集成电路中的广泛应用，对于减小高压电阻尺寸的需求日益凸显。对于常用的多晶硅高压电阻，为了减少多晶硅高压电阻与其下方硅的电压差，需要将多晶硅的正负极分别与其下方的硅进行电性连接，使得多晶硅与其下方硅保持相近的电压梯度分布，进而避免氧化层的击穿。

在上述现有技术中，要做出高压多晶硅电阻，以及获得与其下方硅保持相近的电压梯度分布，一般需要较大尺寸的硅，成本较高。

如图1所示，示意了现有技术的多晶硅高压电阻，是通过deepnwell深n阱及deeppwell深p阱分别与多晶硅高压电阻的正负极电性连接。如图2所示，是实现上述多晶硅高压电阻的简易版图，其deepnwell深n阱上方的多晶硅电压值大，因此其n+注入区到deepnwell深n阱四周的距离应该相同(有足够的耐压)，需要浪费较多面积。

技术实现要素：

有鉴于此，本发明的目的是提供一种集成度高的半导体结构及其制造方法，用于解决现有技术存在的需要较大尺寸半导体材料的技术问题。

为实现上述目的，本发明提供了一种半导体结构，包括多晶硅高压电阻和结型场效应晶体管，所述的多晶硅高压电阻集成于所述结型场效应晶体管上，所述多晶硅高压电阻的两端分别连接所述结型场效应晶体管的n+注入区和顶层p型注入区。

可选的，所述多晶硅高压电阻为螺旋结构，螺旋设置于n+注入区和顶层p型注入区之间。

可选的，所述n+注入区和顶层p型注入区之间为结型场效应晶体管的漂移区，所述多晶硅高压电阻靠近n+注入区的一端为正极，靠近顶层p型注入区的一端为负极。

可选的，所述顶层p型注入区的下方为结型场效应晶体管的沟道。

可选的，所述顶层p型注入区包括非分段区和分段区，所述的分段区位于所述非分段区的内侧，所述非分段区下方为结型场效应晶体管的沟道，分段区下方为耐压漂移区。

可选的，所述顶层p型注入区为位于深n阱上部的完整区域，所述深n阱的下部设置有分段部和非分段部，所述的分段部位于所述非分段部的外侧，所述的分段部的上方对应所述顶层p型注入区的外侧部分，分段部的结深比非分段部的结深浅。

本发明还提供一种半导体结构的制造方法，包括以下步骤：

将多晶硅高压电阻集成于结型场效应晶体管上，所述多晶硅高压电阻的两端分别连接所述结型场效应晶体管的n+注入区和顶层p型注入区；

所述多晶硅高压电阻为螺旋结构，设置于n+注入区和顶层p型注入区之间。

可选的，所述n+注入区和顶层p型注入区之间为结型场效应晶体管的漂移区，所述多晶硅高压电阻靠近n+注入区的一端为正极，靠近顶层p型注入区的一端为负极。

所述顶层p型注入区包括非分段区和分段区，所述的分段区位于所述非分段区的内侧，所述非分段区下方为结型场效应晶体管的沟道，分段区下方为耐压漂移区。

所述顶层p型注入区为位于深n阱上部的完整区域，所述深n阱的下部设置有分段部和非分段部，所述的分段部位于所述非分段部的外侧，所述的分段部的上方对应所述顶层p型注入区的外侧部分，分段部的结深比非分段部的结深浅。

与现有技术相比，本发明之技术方案具有以下优点：本发明将多晶硅高压电阻集成于结型场效应晶体管(jfet)上，结型场效应晶体管的n+注入区与ptop注入区之间的漂移区具有电压梯度差，避免了氧化层被击穿。同时，本发明将多晶硅高压电阻制作成螺旋结构，节约了硅材料的尺寸。

附图说明

图1为现有技术多晶硅高压电阻的结构示意图；

图2为现有技术多晶硅高压电阻的电路版图；

图3为结型场效应晶体管的结构示意图；

图4为结型场效应晶体管的电路版图；

图5为本发明多晶硅高压电阻的电路版图；

图6为具有特殊顶层p型注入区的本发明结构示意图；

图7为具有特殊深n阱的本发明结构示意图。

具体实施方式

以下结合附图对本发明的优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。

为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。

在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

如图3所示，示意了结型场效应晶体管的具体结构，利用jfet结构中连接正极的n+注入区与顶层p型注入区ptop之间的漂移区的电压梯度差，实现多晶硅高压电阻的集成。

如图4所示，示意了结型场效应晶体管(jfet)结构的简易版图。在漂移区利用螺旋结构设计多晶硅高压电阻，将靠近n+注入区的端头作为正极，将靠近与顶层p型注入区ptop的端头作为负极。

如图5所示，示意了jfet集成的多晶硅高压电阻。所述多晶硅高压电阻为螺旋结构，螺旋设置于n+注入区和顶层p型注入区之间。所述顶层p型注入区的下方为结型场效应晶体管的沟道。为了提升沟道的击穿电压，可以将顶层p型注入区分为分段区和非分段区，或者，将深n阱设置为分段部和非分段部。详细附图和介绍分别见图6和7。

如图6所示，示意了具有特殊顶层p型注入区的多晶硅高压电阻，在以上实施例结构的基础上，将顶层p型注入区设置成特殊的结构，所述顶层p型注入区包括分段区和非分段区，所述的分段区位于所述非分段区的内侧，所述非分段区下方为结型场效应晶体管的沟道，分段区下方为耐压漂移区。采用该结构，可以提高沟道的击穿电压和漂移区的耐压值。

如图7所示，示意了具有特殊深n阱的多晶硅高压电阻，在以上实施例结构的基础上，将深n阱deepnwell设置成特殊的结构，所述深n阱deepnwell包括所述顶层p型注入区为位于深n阱上部的完整区域，所述的完整区域是指不进行分段，并且其宽度和面积较现有技术要大。所述深n阱的下部设置有分段部和非分段部，所述的分段部位于所述非分段部的外侧，所述的分段部的上方对应所述顶层p型注入区的外侧部分，分段部的结深比非分段部的结深浅。与图7方案的作用相同，即可以提高沟道的击穿电压和漂移区的耐压值。

为了视图清晰，图6和图7没有示意高压电阻，但本领域普通技术人员可以根据本说明书的文字描述，可以直接地、毫无疑义地理解本发明的技术方案。可以理解的是，图6和图7是在将高压电阻集成于jfet上之基础上的进一步改进。

虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。