本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅功率晶体管；本发明还涉及一种沟槽栅功率晶体管的制造方法。
背景技术：
如图1所示，是现有沟槽栅功率晶体管如功率mosfet的结构示意图；在半导体衬底如硅衬底101上形成有硅外延层102，在器件区域中形成有沟槽栅，沟槽栅由填充于沟槽中的栅极多晶硅即多晶硅栅104组成，在栅极多晶硅104和沟槽栅的沟槽的侧面和底部表面之间隔离有栅氧化层103。多晶硅栅104a和栅氧化层103a位于器件区域外部，用于在顶部形成接触孔109并通过接触孔109实现和顶部的由正面金属层110形成的栅极连接。多晶硅栅104a和多晶硅栅104相互连接，二者对应的沟槽相互连通且同时形成，其中多晶硅栅104a所对应的沟槽的宽度和深度更大。其中，器件区域为会形成源区106且会形成连接源漏区的沟道的区域，器件区域也称为导通区，器件区域在器件工作时会形成沟道电流，而器件区域外则不存在源区也无法形成沟道，不具有器件的功能结构。
在硅外延层102表面形成有体结注入层或称为阱区也即阱区105，在阱区105的表面形成有源区106，被栅极多晶硅104侧面所述覆盖的体结注入层105表面的用于形成沟道。
在硅外延层102的正面形成有层间膜107，接触孔109穿过层间膜107，在源区106所对应的接触孔109的底部形成有阱区接触区108。
对于沟槽栅功率mosfet，漏区形成于硅衬底101的背面，漏极由形成于硅衬底101背面的背面金属层组成。
现有沟槽栅功率mosfet因自身结构和制作工艺的限制，存在着两个制约其性能的因素：
首先因为栅氧化层为一次生长，沟槽内底部和侧壁的氧化硅厚度一样厚，这样在mosfet承受反向耐压时，沟槽底部电场较大，击穿即会由此处发生，如图1中标记111所示位置处会容易发生击穿。
其次，因沟槽底部栅氧化层的厚度较薄，反向转移电容会比较大。
技术实现要素：
本发明所要解决的技术问题是提供一种沟槽栅功率晶体管，能增加沟槽底部氧化层的厚度，提高器件的击穿电压并降低器件的反向转移电容。为此，本发明还提供一种沟槽栅功率晶体管的制造方法。
为解决上述技术问题，本发明提供的沟槽栅功率晶体管的沟槽栅包括：
沟槽，形成于半导体衬底上。
栅氧化层，形成于所述沟槽的侧面和底部表面。
第一多晶硅层，形成于所述栅氧化层表面。
位于所述沟槽的底部表面上的所述第一多晶硅层被去除而在所述沟槽的底部将所述栅氧化层表面暴露。
第二氧化层形成于所述沟槽底部的所述栅氧化层表面。
第二多晶硅层将所述第二氧化层顶部的所述沟槽完全填充。
由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅栅。
所述第二氧化层和所述栅氧化层之间隔离有所述第一多晶硅层。
通过叠加在所述沟槽的底部的所述第二氧化层和所述栅氧化层来形成能降低沟槽栅功率晶体管的反向转移电容的结构。
通过所述第一多晶硅层的底部的插入到所述第二氧化层和所述栅氧化层之间结构来实现所述多晶硅栅从顶部到底部都是通过所述栅氧化层来覆盖所述沟槽的侧面的结构，从而保证所述沟槽栅功率晶体管具有较低导通电阻。
进一步的改进后，所述沟槽栅功率晶体管的导通区由多个原胞周期性排列组成，沟槽栅功率晶体管的导通区的各原胞都包括一个所述沟槽栅。
进一步的改进后，所述沟槽栅功率晶体管的导通区的各原胞还包括：
所述半导体衬底具有第一导电类型，在所述半导体衬底表面形成有第二导电类型掺杂的阱区，所述阱区的结深小于等于所述沟槽的深度，被所述多晶硅栅侧面覆盖的所述阱区的表面用于形成沟道。
在所述阱区的表面形成有第一导电类型重掺杂的源区。
在所述半导体衬底的背面形成有第一导电类型重掺杂的漏区。
进一步的改进后，所述沟槽栅功率晶体管还包括：层间膜，接触孔和正面金属层。
所述源区通过顶部的接触孔连接到由正面金属层组成的源极。
所述多晶硅栅通过顶部的接触孔连接到由正面金属层组成的栅极。
进一步的改进后，在所述半导体衬底背面形成有背面金属层，所述背面金属层和所述漏区接触并组成漏极。
进一步的改进后，顶部形成有所述接触孔并和所述栅极相连的所述沟槽位于导通区外的栅极引出区中，所述栅极引出区的所述沟槽的宽度大于所述导通区的所述沟槽的宽度、所述栅极引出区的所述沟槽的深度大于所述导通区的所述沟槽的深度，所述栅极引出区的所述沟槽和所述导通区的所述沟槽同时形成且相连通。
进一步的改进后，在所述半导体衬底的表面形成由第一导电类型的第一外延层，所述沟槽形成于所述第一外延层中，由所述阱区底部和所述漏区之间的所述第一外延层组成漂移区。
为解决上述技术问题，本发明提供的沟槽栅功率晶体管的制造方法的沟槽栅的形成步骤包括：
步骤一、在半导体衬底上形成沟槽。
步骤二、在所述沟槽的侧面和底部表面形成栅氧化层。
步骤三、进行第一次多晶硅沉积在所述栅氧化层表面形成第一多晶硅层。
步骤四、进行第一次多晶硅刻蚀自对准去除所述沟槽的底部表面上的所述第一多晶硅层，所述第一次多晶硅刻蚀后所述第一多晶硅层保留于所述沟槽侧面的所述栅氧化层表面，所述沟槽的底部表面的所述栅氧化层表面暴露。
步骤五、进行氧化层沉积在所述沟槽底部的所述栅氧化层表面形成第二氧化层。
步骤六、进行第二次多晶硅沉积形成第二多晶硅层将所述第二氧化层顶部的所述沟槽完全填充；由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅栅。
所述第二氧化层和所述栅氧化层之间隔离有所述第一多晶硅层。
通过叠加在所述沟槽的底部的所述第二氧化层和所述栅氧化层来形成能降低沟槽栅功率晶体管的反向转移电容的结构。
通过所述第一多晶硅层的底部的插入到所述第二氧化层和所述栅氧化层之间结构来实现所述多晶硅栅从顶部到底部都是通过所述栅氧化层来覆盖所述沟槽的侧面的结构，从而保证所述沟槽栅功率晶体管具有较低导通电阻。
进一步的改进后，步骤一中形成所述沟槽包括如下分步骤：
在所述半导体衬底表面形成硬质掩模层。
通过光刻工艺形成的光刻胶图形定义沟槽的形成区域。
采用刻蚀工艺将所述沟槽的形成区域的硬质掩模层去除。
去除所述光刻胶图形，以刻蚀后的所述硬质掩模层为掩模对所述沟槽的形成区域的所述半导体衬底进行刻蚀形成所述沟槽。
进一步的改进后，所述硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
进一步的改进后，所述沟槽栅功率晶体管的导通区由多个原胞周期性排列组成，沟槽栅功率晶体管的导通区的各原胞都包括一个所述沟槽栅；在所述沟槽栅形成之后还包括步骤：
步骤七、进行离子注入和热退火推进工艺在所述半导体衬底中形成阱区，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
步骤八、进行重掺杂的源注入在所述阱区表面形成源区。
步骤九、在所述半导体衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区接触，所述栅极通过接触孔和所述多晶硅栅接触。
步骤十、对所述半导体衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进后，步骤九中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行第二导电类型重掺杂注入形成阱区接触区的步骤。
进一步的改进后，顶部形成有所述接触孔并和所述栅极相连的所述沟槽位于导通区外的栅极引出区中，所述栅极引出区的所述沟槽的宽度大于所述导通区的所述沟槽的宽度、所述栅极引出区的所述沟槽的深度大于所述导通区的所述沟槽的深度，所述栅极引出区的所述沟槽和所述导通区的所述沟槽同时形成且相连通。
进一步的改进后，在所述半导体衬底的表面形成由第一导电类型的第一外延层，所述沟槽形成于所述第一外延层中，由所述阱区底部和所述漏区之间的所述第一外延层组成漂移区。
进一步的改进后，所述半导体衬底为硅衬底，所述第一外延层为硅外延层。
本发明的沟槽的底部的氧化层是由栅氧化层以及单独沉积形成的第二氧化层叠加而成，所以本发明能增加沟槽底部氧化层的厚度，不仅能提高器件的击穿电压还能同时降低器件的反向转移电容，从而能改善器件性能。
另外，本发明对多晶硅栅结构进行了特别的设计，使得第二氧化层能自对准的形成于沟槽的底部，从而能降低工艺成本。
而且还能使得多晶硅栅的底部呈现类似于倒c字型结构，这里的倒c字型结构是指c字开口朝下的结构，这样多晶硅栅能插入沟槽的底部，从而能实现多晶硅栅从顶部到底部都是通过栅氧化层来覆盖沟槽的侧面的结构，从而保证沟槽栅功率晶体管具有较低导通电阻。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有沟槽栅功率晶体管结构示意图；
图2是本发明实施例沟槽栅功率晶体管结构示意图；
图3a-图3h是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例沟槽栅功率晶体管结构示意图；本发明实施例沟槽栅功率晶体管的沟槽栅包括：
沟槽，形成于半导体衬底1上。
栅氧化层3，形成于所述沟槽的侧面和底部表面。
第一多晶硅层4，形成于所述栅氧化层3表面。
位于所述沟槽的底部表面上的所述第一多晶硅层4被去除而在所述沟槽的底部将所述栅氧化层3表面暴露。
第二氧化层5形成于所述沟槽底部的所述栅氧化层3表面。
第二多晶硅层6将所述第二氧化层5顶部的所述沟槽完全填充。
由所述第一多晶硅层4和所述第二多晶硅层6叠加形成多晶硅栅。
所述第二氧化层5和所述栅氧化层3之间隔离有所述第一多晶硅层4。
通过叠加在所述沟槽的底部的所述第二氧化层5和所述栅氧化层3来形成能降低沟槽栅功率晶体管的反向转移电容的结构，同时还能提高击穿电压。
通过所述第一多晶硅层4的底部的插入到所述第二氧化层5和所述栅氧化层3之间结构来实现所述多晶硅栅从顶部到底部都是通过所述栅氧化层3来覆盖所述沟槽的侧面的结构，从而保证所述沟槽栅功率晶体管具有较低导通电阻。
本发明实施例中，所述沟槽栅功率晶体管为沟槽栅mosfet，导通区由多个原胞周期性排列组成，沟槽栅功率晶体管的导通区的各原胞都包括一个所述沟槽栅，图2中显示了多个原胞结构并显示了多个所述沟槽栅。
所述沟槽栅功率晶体管的导通区的各原胞还包括：
所述半导体衬底1具有第一导电类型，在所述半导体衬底1的表面形成由第一导电类型的第一外延层2，所述沟槽形成于所述第一外延层2中。
在所述半导体衬底1表面形成有第二导电类型掺杂的阱区7，所述阱区7的结深小于等于所述沟槽的深度，被所述多晶硅栅侧面覆盖的所述阱区7的表面用于形成沟道。由所述阱区7底部和所述漏区之间的所述第一外延层2组成漂移区。
在所述阱区7的表面形成有第一导电类型重掺杂的源区8。
在所述半导体衬底1的背面形成有第一导电类型重掺杂的漏区。
所述沟槽栅功率晶体管还包括：层间膜9，接触孔11和正面金属层12。
所述源区8通过顶部的接触孔11连接到由正面金属层12组成的源极。较佳为，在和所述源区8相接触的接触孔11的底部形成由第二导电类型重掺杂的阱区接触区10。
所述多晶硅栅通过顶部的接触孔11连接到由正面金属层12组成的栅极。较佳为，顶部形成有所述接触孔11并和所述栅极相连的所述沟槽位于导通区外的栅极引出区中，所述栅极引出区的所述沟槽的宽度大于所述导通区的所述沟槽的宽度、所述栅极引出区的所述沟槽的深度大于所述导通区的所述沟槽的深度，所述栅极引出区的所述沟槽和所述导通区的所述沟槽同时形成且相连通；图2中，所述栅极引出区的栅氧化层单独用标记3a标出，第一多晶硅层单独用标记4a标出，第二氧化层单独用标记5a标出，第二多晶硅层单独用标记6a标出。
在所述半导体衬底1背面形成有背面金属层，所述背面金属层和所述漏区接触并组成漏极。
本发明实施例中，沟槽栅功率晶体管为n型器件即n型沟槽栅mosfet，第一导电类型为n型，第二导电类型为p型。在其它实施例中也能为：沟槽栅功率晶体管为p型器件，第一导电类型为p型，第二导电类型为n型。
本发明实施例器件的沟槽202的底部的氧化层是由栅氧化层3以及单独沉积形成的第二氧化层5叠加而成，所以本发明实施例器件能增加沟槽202底部氧化层的厚度，不仅能提高器件的击穿电压还能同时降低器件的反向转移电容，从而能改善器件性能。
另外，本发明实施例器件对多晶硅栅结构进行了特别的设计，使得第二氧化层5不仅能自对准的形成于沟槽202的底部，从而降低工艺成本。
而且还能使得多晶硅栅的底部呈现类似于倒c字型结构，这里的倒c字型结构是指c字开口朝下的结构，这样多晶硅栅能插入沟槽202的底部，从而能实现多晶硅栅从顶部到底部都是通过栅氧化层3来覆盖沟槽202的侧面的结构，从而保证沟槽栅功率晶体管具有较低导通电阻。
如图3a至图3h所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例沟槽栅功率晶体管的制造方法中，所述沟槽栅功率晶体管的导通区由多个原胞周期性排列组成，沟槽栅功率晶体管的导通区的各原胞都包括一个沟槽栅，图3a中显示了多个沟槽栅；所示沟槽栅的形成步骤包括：
步骤一、在半导体衬底1上形成沟槽202。
本发明实施例中，形成所述沟槽202包括如下分步骤：
如图3a所示，在所述半导体衬底1表面形成硬质掩模层201。较佳为，所述硬质掩模层201由氧化层组成或者由氧化层加氮化层组成。
如图3b所示，通过光刻工艺形成的光刻胶图形定义沟槽202的形成区域。
如图3b所示，采用刻蚀工艺将所述沟槽202的形成区域的硬质掩模层201去除。
如图3b所示，去除所述光刻胶图形，以刻蚀后的所述硬质掩模层201为掩模对所述沟槽202的形成区域的所述半导体衬底1进行刻蚀形成所述沟槽202。
在所述半导体衬底1的表面形成由第一导电类型的第一外延层2，所述沟槽202形成于所述第一外延层2中。较佳为，所述半导体衬底1为硅衬底，所述第一外延层2为硅外延层。
步骤二、如图3c所示，在所述沟槽202的侧面和底部表面形成栅氧化层3。
步骤三、如图3d所示，进行第一次多晶硅沉积在所述栅氧化层3表面形成第一多晶硅层4。
步骤四、如图3e所示，进行第一次多晶硅刻蚀自对准去除所述沟槽202的底部表面上的所述第一多晶硅层4，所述第一次多晶硅刻蚀后所述第一多晶硅层4保留于所述沟槽202侧面的所述栅氧化层3表面，所述沟槽202的底部表面的所述栅氧化层3表面暴露。
步骤五、如图3f所示，进行氧化层沉积在所述沟槽202底部的所述栅氧化层3表面形成第二氧化层5。
步骤六、如图3g所示，进行第二次多晶硅沉积形成第二多晶硅层6将所述第二氧化层5顶部的所述沟槽202完全填充；由所述第一多晶硅层4和所述第二多晶硅层6叠加形成多晶硅栅。
所述第二氧化层5和所述栅氧化层3之间隔离有所述第一多晶硅层4。
通过叠加在所述沟槽202的底部的所述第二氧化层5和所述栅氧化层3来形成能降低沟槽栅功率晶体管的反向转移电容的结构，同时还能提高击穿电压。
通过所述第一多晶硅层4的底部的插入到所述第二氧化层5和所述栅氧化层3之间结构来实现所述多晶硅栅从顶部到底部都是通过所述栅氧化层3来覆盖所述沟槽202的侧面的结构，从而保证所述沟槽栅功率晶体管具有较低导通电阻。
之后，如图3h所示，去除所述硬质掩模层201。
如图2所示，在所述沟槽栅形成之后还包括步骤：
步骤七、进行离子注入和热退火推进工艺在所述半导体衬底1中形成阱区7，所述多晶硅栅从侧面覆盖所述阱区7且被所述多晶硅栅侧面覆盖的所述阱区7表面用于形成沟道。
由所述阱区7底部和所述漏区之间的所述第一外延层2组成漂移区。
步骤八、进行重掺杂的源注入在所述阱区7表面形成源区8。
步骤九、在所述半导体衬底1正面形成层间膜9、接触孔11和正面金属层12，对所述正面金属层12进行光刻刻蚀形成源极和栅极，所述源极通过接触孔11和所述源区8接触，所述栅极通过接触孔11和所述多晶硅栅接触。
较佳为，所述接触孔11的开口形成后、金属填充前，还包括在和所述源区8相接触的接触孔11的底部进行第二导电类型重掺杂注入形成阱区接触区10的步骤。
顶部形成有所述接触孔11并和所述栅极相连的所述沟槽202a位于导通区外的栅极引出区中，所述栅极引出区的所述沟槽202a的宽度大于所述导通区的所述沟槽202的宽度、所述栅极引出区的所述沟槽202a的深度大于所述导通区的所述沟槽202的深度，所述栅极引出区的所述沟槽202a和所述导通区的所述沟槽202同时形成且相连通。本发明实施例中，所述栅极引出区的沟槽栅和所述导通区的沟槽栅采用相同的工艺同时形成，仅需在步骤一中将所述栅极引出区的宽度定义为更大即可，所述栅极引出区的栅氧化层单独用标记3a标出，第一多晶硅层单独用标记4a标出，第二氧化层单独用标记5a标出，第二多晶硅层单独用标记6a标出。
步骤十、对所述半导体衬底1背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
本发明实施例方法中，沟槽栅功率晶体管为n型器件即n型沟槽栅mosfet，第一导电类型为n型，第二导电类型为p型。在其它实施例中也能为：沟槽栅功率晶体管为p型器件，第一导电类型为p型，第二导电类型为n型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。