本发明涉及芯片封装技术领域，特别是涉及一种芯片封装体及其制备方法。
背景技术：
封装，是把集成电路装配为芯片最终产品的过程，即将生产出来的集成电路裸片放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。
作为目前封装高密集成的主要方式，叠层封装(packageonpackage，pop)得到越来越多的重视。
然而，本申请的发明人在长期的研究发明过程中发现，在pop结构中，下封装体的芯片通常以倒装的方式连接于下封装体中的基板上。这样的结构使得在对下芯片进行注塑时需要采用底部填充的方式，从而容易产生孔洞；同时，倒装连接的方式会使得整个封装结构厚度增大，不能够满足当前电子产品轻薄化的需求。
技术实现要素：
本发明主要解决的技术问题是提供一种芯片封装体及其制备方法，能够提高芯片封装体的质量，减小芯片封装体的厚度。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种芯片封装体，所述芯片封装体包括层叠设置的第一封装体和第二封装体，所述第一封装体包括：第一基板；第一芯片，所述第一芯片设置在所述第一基板上和所述第二封装体之间，所述第一芯片一面设有作为端口的第一凸点，所述第一凸点设置在所述第一芯片背向所述第一基板一侧；第一塑封体，所述第一塑封体设置在所述第一基板具有所述第一芯片的一侧，用于包封所述第一芯片；其中，所述第一凸点连通至所述第一塑封体的外部，用于在所述第一塑封体背向所述第一基板一侧与所述第二封装体内元件连接。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种芯片封装体的制备方法，所述芯片封装体包括层叠设置的第一封装体和第二封装体，所述方法包括：将第一芯片设置在第一基板上，其中，所述第一芯片背向所述第一基板一侧设置有第一凸点；采用压合注塑工艺在所述第一芯片背向所述第一基板一侧形成第一塑封体，其中，所述第一凸点连通至所述第一塑封体的外部；在所述第一塑封体背向所述基板一侧设置所述第二封装体，以使得所述第二封装体通过所述第一凸点与所述第一封装体连接，以形成所述芯片封装体。
本发明的有益效果是：区别于现有技术的情况，本发明芯片封装体中将设置在底部的第一封装体中第一芯片的第一凸点朝上设置在第一基板上，这样的设置方式使得在对第一芯片进行塑封时减少由于采用底部填充的注塑方式而产生孔洞的风险，提高芯片封装体的质量；进而，由于在塑封时，无需考虑第一芯片与第一封装体顶部之间的预留距离的问题，从而能够在一定程度上减小芯片封装体的厚度。
附图说明
图1是对照技术中芯片封装体一实施方式的结构示意图；
图2是对照技术中芯片封装体另一实施方式的结构示意图；
图3是本发明芯片封装体一实施方式的结构示意图；
图4是本发明芯片封装体一实施方式中转接体的结构示意图
图5是本发明芯片封装体制备方法一实施方式的流程示意图；
图6是本发明芯片封装体制备方法一实施方式的流程示意图；
图7至图12是本发明芯片封装体制备方法一实施方式中的结构示意图。
具体实施方式
在具体描述本发明的内容之前，先简单介绍一下与本发明有关的技术内容。
用于对照说明的pop封装结构主要有以下2种，请分别参阅图1和图2，两种封装结构中，下封装体的芯片均为凸点朝下的倒装设置方式，容易理解地，例如图1，这样的设置方式，使得在进行封装时，需要将结构中各凸点11与对应的焊盘均焊接完成后，再进行注塑，从而必须保证在芯片12与上封装体的基板13之间具有一定的距离(具体请参阅图1中a处)，以确保芯片12能够封装良好；另外凸点11朝下设置也使得凸点11占用了一定的厚度，两者综合起来会大大增加整个芯片封装体的厚度。
并且，由于上述设置方式，使得在对芯片12进行注塑时往往需要采用底部填充的注塑方式，易产生孔洞，从而降低整个芯片封装体的质量。
同时，由于芯片12设置在中间部位，且采用绕该芯片12而实现上下封装体的连接的方式，这样使得没有充足的空间设置连接上下封装体的凸点或球体，而只能够将其排布在芯片12的四周，从而限制了互连端口的数量。
另外，由于在封装过程中，芯片封装体所采用的各材料的热膨胀系数不匹配，易产生局部热应力，而使封装产生表面翘曲，而下部封装体的翘曲会影响上部封装体最终的互叠效果，且过度翘曲不仅使塑封后续制程如切筋/成形等难度加大，在芯片塑封体成品进行表面贴装时制程不良增高，从而易产生芯片及封装裂纹等导致器件失效。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
请参阅图3，图3是本发明芯片封装体一实施方式的结构示意图。需要指出的是，本实施方式中的芯片封装体可以是通过叠层封装(packageonpackage，pop)工艺进行封装而成的。其中，该芯片封装体包括层叠设置的第一封装体21和第二封装体22，当然，并不限定于该两层，根据需可层叠设置2～8层。
其中，第一封装体21包括：第一基板211、第一芯片212及第一塑封体213。
第一基板211作为第一芯片212的承载平台，主要为第一芯片212提供电连接、保护、支撑、散热、组装等。具体地，可采用pi、pet、pen等作为第一基板211的基材。
第一芯片212设置在第一基板211上和第二封装体22之间，第一芯片212一面设有作为端口的第一凸点214，该第一凸点214设置在第一芯片212背向第一基板211一侧。其中，第一凸点214的大小可根据需求设置。具体地，第一凸点214的形成可采用传统印刷、电镀等方式，不同工艺下所形成的第一凸点214高度略有差异，可根据需求选择合适的工艺。另外，第一凸点214的材质可以为锡、铜等，本实施方式中选用锡作为第一凸点214的材料。
具体地，可以在第一芯片212与第一基板211之间设置第一粘胶层215，使得第一芯片212能够牢固得固定在第一基板211上，具体地，第一粘胶层215可采用薄膜状胶粘剂，例如eva胶膜、pvb胶膜等，此处不做具体限定。当然，由于塑封本身也可以将第一芯片212固定于第一基板211，在其他实施方式中也可以省去第一芯片212与第一基板211之间设置的第一粘胶层215。
需要指出的是，本实施方式中，第一塑封体213设置在第一基板211具有第一芯片212的一侧，用于包封芯片。具体地，由于本实施方式中，第一凸点214设置在第一芯片212背向第一基板211一侧，因此，在形成第一塑封体213时，可以采用压合注塑的方式，具体可以注塑树脂以形成该第一塑封体213。
其中，第一凸点214连通至第一塑封体213的外部，用于在第一塑封体213背向第一基板211一侧与第二封装体22内元件连接。具体地，第一凸点214可以直接与第二封装体22连接，或者也可以通过连接一中间部件间接与第二封装体22连接。
可选地，第一凸点214进一步包括：基底部2141和延伸部2142。其中，基底部2141设置在第一塑封体213的内部，延伸部2142至少部分设置在第一塑封体213的外部，且一端与基底部2141连接，另一端用于与第二封装体22内元件连接。具体地，在进行芯片封装体的制备时，在第一芯片212上形成包封整个第一芯片212且高度高于基底部2141的第一塑封体213，在形成后，可采用激光钻孔技术在对应第一凸点214的位置对第一塑封体213钻孔，形成能够露出基底部2141第一凸点214的孔，然后采用金属注入或者印刷的方式进行处理，形成与基底部2141连接且能够露出第一塑封体213的延伸部2142。
在一个应用场景中，在形成第一塑封体213时，可以通过控制模具的高度低于第一凸点214，使形成的第一塑封体213的高度低于第一凸点214，进而使得第一凸点214能够暴露于第一塑封体213的外部；还可以在形成第一塑封体213时，使其完全包封整个第一芯片212以及第一凸点214，而在形成后，可以沿第一凸点214背向第一基板211的一侧对第一塑封体213进行减薄或抛光，使得第一凸点214连通至第一塑封体213的外部。
可选地，在第一基板211的朝向第一芯片212一侧设置有第一焊盘216，第一芯片212背向第一基板211一侧设置有与第一焊盘216对应的第二焊盘217，第一封装体21进一步包括：焊线218，焊线218一端连接第一焊盘216，另一端连接与第一焊盘216对应的第二焊盘217，从而在芯片与基板之间建立连接。
其中，第一焊盘216和第二焊盘217可以为铜箔，焊线218具体可采用金丝、铜线、铝线等，本实施方式中，为了提高良率以及降低工艺难度，焊线218选用金丝。具体地，可以在将第一芯片212与第一基板211通过第一粘胶层215粘接在一起后，采用高纯金丝把第一芯片212与第一基板211连接，从而能够进一步将第一芯片212通过第一基板211与外部的器件连接。
需要指出的，本实施方式中将第一芯片212正面朝上设置，使得在进行芯片封装体的封装时，第一凸点214能够朝上设置在第一芯片212背向第一基板211的一侧，从而在形成第一塑封体213时减少由于采用底部填充的注塑方式而产生孔洞的风险，提高芯片封装体的质量；进而，在注塑时，无需考虑第一芯片212与第一封装体与芯片之间的预留距离问题，从而能够在一定程度上减小芯片封装体的厚度，从而减小第一塑封体213的厚度，有利于节约后续产品的空间。
可选地，芯片封装体还包括转接体23，该转接体23设置在第一封装体21与第二封装体22之间，用于连接第一封装体21与第二封装体22。其中，转接体23由具有导电功能的材质制作而成，例如可与第一基板211类似，在有机塑料材质内部设置金属导电片，以实现第一塑封体213与第二塑封体之间的电连接。
其中，转接体23的刚性或强度大于第一塑封体21的刚性或强度。由于转接体23设置在第一塑封体213背向第一基板211的一侧，这样能够使得第一塑封体213能够在一定程度上受到第一基板211与转接体23的共同保护，从而降低第一塑封体213翘曲的几率。
可选地，芯片封装体还包括：第二粘胶层24，该第二粘胶层24设置在转接体23与第一塑封体213之间的周侧，用于将转接体23贴装在第一塑封体213背向第一基板211的一侧，且转接体23与第一塑封体213之间的中央留空，留空处对应第一芯片212位置。其中，第二粘胶层24具体可与第一粘胶层215相同，用以将转接体23牢固的固定在第一塑封体213的一侧。
具体地，转接体23朝向第一封装体21一侧设置有：第三焊盘231，第三焊盘231对应第一凸点214设置，用于与第一凸点214配合连接。具体地，第三焊盘231与第一凸点214之间可采用回流焊实现连接。
在一个应用场景中，第一凸点214的高度较高，为了实现芯片封装体结构的轻薄化，以及防止整个转接体23对应于第一芯片212的部位的高度与四周的高度不均匀，可将第三焊盘231设置为凹槽形，如图4所示，凹槽形的第三焊盘231能够用于对应容置第一凸点214的设置在第一塑封体213外部的部分，从而避免上述情况的发生，提高芯片封装体的整体质量。
当然，在一些应用场景中，还可以根据需求将第一凸点214适当做矮一些，例如，为了保证第一凸点214与第三焊盘231之间的连接，在第一塑封体213形成之后，通过打磨将第一凸点214露出，以实现与第三焊盘231的连接，而不采用进一步形成延伸部2142的方式与第三焊盘连接。这样的情况下，即可不需将第三焊盘231设置为凹槽形。
可选地，芯片封装体还包括：第二凸点25，该第二凸点25设置在第二封装体22与转接体23之间。其中，第二凸点25可以是金属锡凸点与焊料的结合体，或者也可以是焊锡球。
同时，在转接体23朝向第二封装体22一侧设置有第四焊盘232，该第四焊盘232与第二凸点25对应设置，在第二封装体22朝向转接体23一侧设置有第五焊盘221，该第五焊盘221与第二凸点25对应设置。其中，第二凸点25分别与第四焊盘232、第五焊盘221配合连接，以使得第二封装体22通过转接体23与第一封装体21连接。
具体地，第二封装体22包括：第二基板222、第二芯片223及第二塑封体224，第二芯片223设置在第二基板222背向第一封装体21一侧，第二塑封体224设置在第二基板222具有第二芯223片的一侧，用于包封第二芯片223。
其中，第五焊盘设置在第二基板朝向转接体23一侧。第二芯片223和第二基板222之间进一步设置有第三凸点225，第二基板222靠近第二芯片223一侧设置有与第三凸点225对应的第六焊盘226，第三凸点225与第六焊盘226配合连接，以使得第二芯片223与第二基板222连接。
其中，第四焊盘232、第五焊盘221、第六焊盘226与前述的第一焊盘216、第二焊盘217、第三焊盘231等相似，以及第四焊盘232、第五焊盘221与第二凸点25之间的焊接方式、第六焊盘226与第三凸点225之间的焊接方式也与前述第三焊盘231与第一凸点214之间的焊接方式相似，相关详细内容请参阅上文，此处不再赘述。
需要指出的是，作为承载第二凸点25的平台，转接体23的设置增大了第二凸点25的承载平台的面积，从而使得在制备该芯片封装体时，一方面，可以根据需求增加第二凸点25的数量；另一方面，还可以增大各个第二凸点25之间的间距，从而降低各第二凸点25之间发生桥接的几率，提高芯片封装体的整体质量。另外，转接体23的设置还使得第一塑封体213“夹持”在第一基板211与转接体23之间，从而降低第一塑封体213翘曲的几率。
可选地，第一基板211背向第一芯片212一侧设置有：第七焊盘219，芯片封装体还包括与第七焊盘219对应的第四凸点26，该第七焊盘219与第四凸点26配合连接，用于将芯片封装体与外界器件连接。
需要指出的是，第二封装体22内的电性元件，如第二芯片，经过第二凸点25与转接体23连接，再进一步通过第一凸点214、第一芯片212、焊线218以及第四凸点26与外界器件连接。第一芯片212内部设置第二封装体22与第四凸点26连接的电路通路，而第二封装体22与第一芯片212之间并不直接互连。当然，根据实际使用需求，也可以通过上述通路将第一芯片212与第二芯片223连接在一起。
请一并参阅图5至图12，本发明芯片封装体的制备方法一实施方式中，该芯片封装体包括层叠设置的第一封装体21和第二封装体22，该方法包括：
步骤s101：将第一芯片212设置在第一基板211上，其中，第一芯片212背向第一基板211一侧设置有第一凸点214。
具体地，请参阅图5至图8。提供第一芯片212，在第一芯片212上设置第一凸点214，在设置有第一凸点214的一侧设置第一焊盘216，并在第一基板211上设置与第一焊盘216对应的第二焊盘217。
然后将第一芯片212没有设置第一凸点214的一侧通过第一粘胶层215贴装在第一基板211上。在贴装完成后，通过高纯度金丝作为焊线218将第一焊盘216与对应的第二焊盘217连接，以实现第一芯片212与第一基板211的连接，进而为实现第一芯片212通过第一基板211与外界器件的连接提供通路。
步骤s102：采用压合注塑工艺在第一芯片212背向第一基板211一侧形成第一塑封体213，其中，第一凸点214连通至第一塑封体213的外部；
需要指出的是，由于在步骤s101中，将第一芯片212背离第一凸点214的一侧贴装在第一基板211上，也就是说，第一凸点214位于第一芯片212背向第一基板211一端，此时，可以采用压合注塑工艺对第一芯片212进行塑封以包封第一芯片212，从而形成第一塑封体213，具体请参阅图9。其中，第一塑封体213的高度可高于、等于或者低于第一凸点214，本实施方式中，第一塑封体213的高度高于第一凸点214。
步骤s103：对第一塑封体213进行处理，形成连通对应的第一凸点214(即第一凸点214基底部2141)的孔，并在孔中形成延伸部2142，延伸部2142的一端与基底部2141连接，另一端连通至第一塑封体213的外部。
具体地，采用激光钻孔技术在对应于第一凸点214(即基底部2141)的位置形成连通对应的第一凸点214的孔。然后通过金属注入、或者印刷等方式在孔中形成延伸部2142，延伸部2142的一端与基底部2141连接，另一端连通至第一塑封体213的外部，从而能够进一步与第二封装体连接，如图10所示。
需要指出的是，在对第一塑封体213进行处理以将第一凸点214连通至第一塑封体213的外部时，也可以采用打磨、抛光等方式，此处不做具体限定。
步骤s104：将转接体23通过设置在第一塑封体213周侧的第二粘胶层24，以及连通至第一塑封体213外部的第一凸点214分别进行贴装以及焊接。
具体地，提供一转接体23，在转接体23一侧设置与第一凸点214对应的第三焊盘231。其中，提供转接体23及设置第三焊盘231与设置第二粘胶层24的顺序不做具体限定。
第一凸点214与第三焊盘231之间的焊接可通过回流焊接工艺实现。即将转接体23的第三焊盘231与第一凸点214对位后，一起放入回流炉内进行回流焊，从而实现第一凸点214与第三焊盘231之间的连接。具体请参见图11。
在一个应用场景中，为了确保转接体23与第一凸点214接触良好，避免转接体23被第一凸点214局部顶起的情况发生，可将转接体23上的第三焊盘231设计为凹槽状的第三焊盘231，具体如图4所示。这样在进行焊接时，能够将第一凸点214的顶部容置在该凹槽状的第三焊盘231中，从而实现转接体23与第一焊点的良好接触。
步骤s105：在第一塑封体213背向第一基板211一侧设置第二封装体22，以使得第二封装体22通过第一凸点214与第一封装体21连接，形成芯片封装体。
具体地，在构成第二封装体22的第二基板222上采用倒装的方式设置第二芯片223，即，使得第二芯片223上设置的第三凸点225朝向第二基板222一侧，并在第一基板211朝向第二芯片223一侧对应第三凸点225设置第六焊盘226，并采用回流焊接工艺使得第二芯片223通过第三凸点225焊接在第二基板222上，然后通过注塑，例如底部填充等方式，在第二基板222朝向第二芯片223一侧形成第二塑封体224，以包封第二芯片223，从而形成第二封装体22，如图12所示。
需要指出的是，在一些应用场景中，在形成第二封装体22时，还可以采用类似于第一封装体21的方式，将第二芯片223通过焊线218连接的方式将第二芯片223与第二基板222连接。此时，在形成第二塑封体224时，可采用压合注塑的方式。
在形成第二封装体22后，将第二封装体22通过第二凸点25与连接体23连接。具体在第二基板222背向第二芯片223一侧设置与第二凸点25对应的第五焊盘221，而在连接体23背向第一封装体21一侧设置与第二凸点25对应的第四焊盘232，然后通过回流焊接工艺将第二凸点25分别与对应的第四焊盘232和第五焊盘221连接，从而实现第二封装体22与第一封装体21的连接。
进一步地，在第一封装体21的第一基板211背向第一芯片212一侧设置第七焊盘219，并进一步对应第七焊盘219配合连接第四凸点26，以将芯片封装体与外界器件连接，进而完成芯片封装体的制备。
其中，在一实施方式中，步骤s103、步骤s104并不是必须的，具体可根据实际需求采用适当的方法进行制备，本实施方式中不做具体限定。
需要指出的，本实施方式中将第一芯片212正面朝上设置，使得在进行芯片封装体的封装时，第一凸点214能够朝上设置在第一芯片212背向第一基板211的一侧，从而在形成第一塑封体213时减少由于采用底部填充的注塑方式而产生孔洞的风险，提高芯片封装体的质量；进而，在注塑时，无需考虑第一芯片212与第一封装体与芯片之间的预留距离问题，从而能够在一定程度上减小芯片封装体的厚度，从而减小第一塑封体213的厚度，有利于节约后续产品的空间。同时，转接体23的设置增大了第二凸点25的承载平台的面积，从而使得在制备该芯片封装体时，一方面，可以根据需求增加第二凸点25的数量；另一方面，还可以增大各个第二凸点25之间的间距，从而降低各第二凸点25之间发生桥接的几率，提高芯片封装体的整体质量。另外，转接体23的设置还使得第一塑封体213“夹持”在第一基板211与转接体23之间，从而降低第一塑封体213翘曲的几率。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。