半导体器件的制作方法

本文件的各方面整体涉及用于保护半导体器件的保护环。更具体的实施方式涉及在共源共栅器件中使用保护环。

背景技术：

通常，在高功率/高频应用中使用氮化镓(GaN)器件。这些器件包括源极区、漏极区和栅极区，其中源极区和漏极区通常以交叉的方式布置。

技术实现要素：

半导体器件的实施方式可包括：彼此交叉的多个漏极指和多个源极指；至少一个栅极；以及形成为完全围绕所述多个漏极指和所述多个源极指的栅极总线；其中所述栅极总线机械耦合和电耦合到所述至少一个栅极。

半导体器件的实施方式可包括：具有一个或多个源极指、一个或多个漏极指和一个或多个栅极的耗尽型(D型)晶体管；以及围绕D型晶体管的所述一个或多个源极指和所述一个或多个漏极指的栅极总线；其中所述栅极总线与D型晶体管的所述一个或多个栅极耦合；其中所述栅极总线是D型晶体管的第一保护环。

半导体器件的实施方式可包括以下各项中的一者、全部或任一者：

D型晶体管可为氮化镓(GaN)高电子迁移率晶体管(HEMT)。

栅极总线可由选自欧姆金属、栅极金属和场板的组中的一者形成。

在器件工作或非工作中的一者期间，第一保护环下的通道可为耗尽的。

在器件工作期间，第一保护环下的通道可为活动的。

半导体器件还包括围绕第一保护环外周边的至少一个附加保护环。

第一保护环和至少一个附加保护环之间的通道在器件工作期间可为活动的。

第二保护环可耦合到包括器件的栅极、源极和衬底的组中的一者。

第二保护环可相对于漏极指和源极指浮动。

半导体器件的实施方式可包括：具有一个或多个源极指、一个或多个漏极指和一个或多个栅极的耗尽型(D型)晶体管；具有一个或多个源极垫、一个或多个漏极垫和一个或多个栅极垫的增强型(E型)晶体管；以及形成为D型晶体管的保护环的栅极总线；其中D型晶体管的一个或多个栅极垫与E型晶体管的源极垫以及电接地耦合。

半导体器件的实施方式可包括以下各项中的一者、全部或任一者：

D型晶体管可为氮化镓(GaN)高电子迁移率晶体管(HEMT)。

E型晶体管是硅(Si)场效应晶体管(FET)。

半导体器件还包括围绕第一保护环外周边的第二保护环。

D型晶体管耦合到第一导电引线框，并且E型晶体管耦合到第二导电引线框。

半导体器件还包括从D型晶体管的漏极和E型晶体管的栅极和源极中的每一者引出的引脚。

D型晶体管的源极可耦合到E型晶体管的漏极。

D型晶体管的源极和E型晶体管的漏极通过引线键合耦合在一起。

对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。

附图说明

将在下文中结合附图来描述各实施方式，其中类似标号表示类似元件，并且：

图1为常规保护环结构的剖视图；

图2为另一常规保护环结构的俯视图；

图3为保护环结构的实施方式的俯视图；

图4A为保护环结构的另一实施方式的俯视图；

图4B为来自图4A的栅极垫的放大视图；

图5A为保护环结构的另一实施方式的俯视图；

图5B为来自图5A中的器件的角部的放大视图；

图6为保护器件的保护环的实施方式的视图；

图7为使用保护环结构的实施方式的共源共栅器件的俯视图。

具体实施方式

本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。将显而易见的是，本领域已知的符合预期氮化镓半导体器件结构的许多另外的部件、组装工序和/或方法元素能与本公开的特定实施方式一起使用。因此，例如，尽管本实用新型公开了具体实施方式，但是此类实施方式和实施部件可包括符合预期操作和方法的本领域已知用于此类氮化镓半导体器件结构以及实施部件和方法的任何形状、尺寸、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。

具有保护环的常规半导体的示例可见于2011年11月21日提交并在2013年5月23日公开的Kizilyalli等人的标题为“Edge Termination by Ion Implantation in GAN”(通过GAN中离子注入的边缘终止)的美国专利公开号2013/0126888，以及2013年3月15日提交并在2015年10月20日发布的Kentaro Ikeda的标题为“Nitride Semiconductor Device”(氮化物半导体器件)的美国专利号9,165,999，上述专利中每一篇的公开内容据此以引用方式整体并入本文。

参见图1，示出了具有常规保护环结构的半导体器件2。该器件具有升高的场区。该器件的栅极4结构和源极6结构位于器件2的正掺杂区和负掺杂区。保护环8通过离子注入形成在器件的边缘，以形成电阻层。

参见图2，示出了具有常规保护环结构的另一半导体器件9。该保护环结构10由器件区域12和保护环14之间的隔离层形成，使器件与二维电子气(2DEG)隔离。

现在参见图3，示出了具有保护环结构的半导体器件16的实施方式。第一保护环18围绕器件区域20形成。器件区域20包括彼此交叉的多个漏极指22和多个源极指24。在该实施方式中，存在两个栅极26，然而，在其他实施方式中，可使用单个栅极。栅极总线28机械耦合和电耦合到栅极26并用作第一保护环18。第一保护环18完全围绕器件区域/管芯20。第一保护环18可通过欧姆/电触点耦合到衬底。在器件工作期间，第一保护环18下的通道可为耗尽的或为活性2DEG。还示出了第二保护环30。如这里所述，可在具有保护环的半导体器件的实施方式中使用多个保护环。通过非限制性示例，附加保护环可连接到器件的栅极、源极或衬底。保护环也可以是浮动保护环，相对于器件的漏极、源极和栅极浮动。保护环18和30之间存在的通道可为耗尽的或为活性2DEG。器件可为由氮化镓(GaN)或本领域已知的任何其他合适的半导体形成的高电子迁移率晶体管(HEMT)。

现在参见图4A，示出了具有保护环36的半导体器件34的另一实施方式。器件可为具有一个或多个源极指40、一个或多个漏极指42和一个或多个栅极44的耗尽型(D型)晶体管38。栅极总线36围绕所述一个或多个源极指和所述一个或多个漏极指。栅极总线36与D型晶体管的一个或多个栅极44耦合。图4B中示出了栅极44和保护环36的放大视图。保护环36通过栅极44接地，这可减小器件的源极和衬底之间的电容。

现在参见图5A，示出了具有多个保护环的半导体器件46的实施方式。图5B中示出了器件的角部的放大视图。栅极总线用作第一保护环48，并且如先前在其他实施方式中所述的那样被耦合到器件46的栅极50。另外，示出了第二保护环52和第三保护环54。第二保护环52和第三保护环54可耦合到器件的源极和/或衬底。用于保护环的层可为本领域已知的任何合适的金属，诸如用于欧姆、栅极或场板应用的金属。参见图6，多个保护环也可在物理上保护器件56。氮化镓外延层58在锯切期间可很容易损坏。这里，第二保护环60阻挡了锯切期间出现的开裂或削凿缺损59转移到器件中。

现在参见图7，示出了具有连接了保护环66的栅极64的共源共栅器件62的实施方式。耗尽型(D型)晶体管68被耦合到栅极64的第一保护环66围绕。D型晶体管可为GaN HEMT。第二保护环76围绕第一保护环66的外周边。D型晶体管耦合到具有从漏极80引出的引线的导电引线框78。更具体地讲，引线框78连接到栅极垫64，漏极垫80具有单独的引出脚，并且硅金属氧化物半导体场效应晶体管(Si-MOSFET)86的栅极和源极电连接。D型晶体管68耦合到增强型(E型)晶体管70。晶体管可通过引线键合耦合。E型晶体管可为硅(Si)场效应晶体管(FET)。D型晶体管的源极72耦合到E型晶体管的衬底74。E型晶体管70耦合到第二导电引线框82。E型晶体管的栅极84和源极86可具有引出线，以连接到其他器件。在共源共栅器件的这种实施方式的工作期间，D型晶体管68的栅极64接地。具有连接到保护环66的栅极64可有助于保持保护环上的电势恒定(0V)并且可以有效地保护器件62。源极和衬底之间的积聚电荷可显著减少。

在使用本文所公开的原理的情况下，本领域普通技术人员可采用多种多样的处理方法和技术来制造GaN器件的实施方式，如本文所公开的那些。

在各种实施方案中，半导体器件包括耗尽型(D型)晶体管，其包括一个或多个源极指、一个或多个漏极指和一个或多个栅极，以及围绕该D型晶体管的所述一个或多个源极指和一个或多个漏极指的栅极总线。栅极总线与D型晶体管的一个或多个栅极耦合，并且栅极总线是D型晶体管的第一保护环。

在各种实施方式中，在器件工作和非工作中的一者期间，第一保护环下的通道为耗尽的。

在各种实施方式中，第一保护环下的通道在器件工作期间是活动的。

在各种实施方案中，半导体器件包括围绕第一保护环外周边的至少一个附加保护环。

在各种实施方式中，在器件工作和器件不工作中的一者期间，第一保护环和所述至少一个附加保护环之间的通道为耗尽的。

在各种实施方案中，第二保护环耦合到由器件的栅极、源极和衬底组成的组中的一者。

在各种实施方式中，第二保护环相对于漏极和源极浮动。

在各种实施方式中，半导体器件包括耗尽型(D型)晶体管，其包括一个或多个源极指、一个或多个漏极指和一个或多个栅极。该器件包括增强型(E型)晶体管，其包括一个或多个源极垫、一个或多个漏极垫和一个或多个栅极垫，以及形成为D型晶体管的保护环的栅极总线。栅极总线与D型晶体管的一个或多个栅极垫耦合，并且D型晶体管的所述一个或多个栅极垫与E型晶体管的源极垫以及电接地耦合。

在各种实施方式中，器件包括从D型晶体管的漏极和E型晶体管的栅极和源极中的每一者引出的引脚。

在各种实施方式中，D型晶体管的源极耦合到E型晶体管的漏极。

在各种实施方式中，D型晶体管的源极和E型晶体管的漏极通过引线键合耦合在一起。

在以上描述中提到氮化镓半导体器件具体实施方式以及实施部件、子部件、方法和子方法的地方，应当易于显而易见的是，可在不脱离其实质的情况下作出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可应用于其他氮化镓半导体器件。