半导体器件的制作方法

本公开的各方面整体涉及半导体器件，并且更具体地讲，涉及氮化镓晶体管。

背景技术：

通常，氮化镓(GaN)半导体器件具有呈交叉指形式的漏极区、源极区和栅极区。GaN器件用于高功率和高频电路应用。

技术实现要素：

半导体器件的实施方式可包括：隔离漏极指、栅极环和源极环；其中栅极环围绕隔离漏极指的周边；其中源极环围绕栅极环和隔离漏极指的外周边；其中栅极总线耦接到栅极环；其中第一电绝缘部分位于隔离漏极指和栅极环之间；并且其中第二电绝缘部分位于栅极环和源极环之间。

半导体器件的实施方式可包括以下各项中的一者、全部或任一者：

半导体器件还可包括在隔离漏极指、栅极环和源极环中的每一者中的触件。

该器件可为高电子迁移率晶体管(HEMT)。

栅极总线可通过栅极环中间的触件耦接到栅极环。

栅极总线可在环的边缘处通过跨越源极环的触件耦接到栅极环。

器件的有源区域可在源极环之内。

器件的有源区域可包括源极环。

器件的有源区域可在隔离漏极指的边缘处结束。

半导体器件的实施方式可包括隔离源极指；围绕隔离源极指的栅极环；围绕栅极环的漏极环；围绕漏极环的保护环；耦接到栅极环的栅极总线；在栅极环和隔离源极指之间的第一电绝缘部分；以及在漏极环和栅极环之间的第二电绝缘部分。

半导体器件的实施方式可包括以下各项中的一者、全部或任一者：

该器件可为高电子迁移率晶体管(HEMT)。

半导体器件还可包括在隔离源极指、栅极环和漏极环中的每一者中的触件。

器件的有源区域可位于漏极环之内。

器件的有源区域可包括漏极环。

对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。

附图说明

将在下文中结合附图来描述各实施方式，其中类似标号表示类似元件，并且：

图1是常规的无有源区域上方接合(BOA)的半导体器件的俯视图；

图2是常规的BOA半导体器件的俯视图；

图3是具有保护环的隔离源极指半导体器件的实施方式的俯视图；

图4A–图4C是隔离漏极指半导体器件的实施方式的俯视图；

图5A–图5C是耦接到半导体器件的栅极环的栅极总线的实施方式的俯视图；

图6A–图6C是具有隔离漏极指的半导体器件的实施方式的俯视图。

具体实施方式

本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的符合预期氮化镓半导体器件的许多另外的部件、组装工序和/或方法元素将显而易见地能与本公开的特定实施方式一起使用。因此，例如，尽管本实用新型公开了具体实施方式，但是此类实施方式和实施部件可包括符合预期操作和方法的本领域已知用于此类氮化镓半导体器件以及实施部件和方法的任何形状、大小、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。

参见图1，示出了具有无有源区域上方接合(BOA)的接合焊盘4的常规半导体器件2。交叉的漏极指6和源极指8定位在漏极焊盘10、源极焊盘12和栅极焊盘14之间。隔离边界16在指6、8和接合焊盘4之间围绕器件的有源区域。泄漏电流的增加可能发生在隔离边界处以及漏极指6和源极指8的边缘处。泄漏可导致器件操作期间更高的导通电阻(Ron)和增加的开关损耗。

参见图2，示出了具有有源上方接合(BOA)的焊盘20的常规半导体器件18。该电路设计还具有交叉的源极指22和漏极指24。在该器件中，在指22和24的边缘处以及在操作期间存在高电场集中的漏极焊盘26下方可能出现泄漏电流。在器件操作期间，泄漏可能导致上述问题中的任一者。

现在参见图3，示出了具有隔离和/或电隔离源极指30的半导体器件28的实施方式的俯视图。隔离源极指30可占用该器件中的最小空间。如图所示，栅极环32围绕源极指30并且漏极环34围绕栅极环32。保护环36围绕漏极环34。如图所示，第一电绝缘部分38位于隔离源极指30和栅极环32之间。第二电绝缘部分40位于栅极环32和漏极环34之间。由于漏极环34的高电位，第二绝缘部分40的尺寸足够大以隔离两个金属。栅极总线可通过栅极环中间的触件耦接到栅极环32。

最小源极指30大小可导致地和器件的源极之间较低的电容。这也可导致源极和衬底之间的较低的电容。源极指30的大小也可允许更快的开关和低的开关损耗。在所示实施方式中，由于高电压漏极环34在器件28中的外环之外，所以保护环36用于边缘终止。当用于共源共栅器件时，该结构可允许在源极处开关以及将栅极耦接到地。

现在参见图4A–图4C，示出了具有隔离和/或电隔离漏极指44的半导体器件42的实施方式。在该实施方式中，隔离漏极指44被栅极环46围绕，该栅极环被源极环48围绕。用栅极环46和源极环48围绕隔离漏极指44与常规半导体器件相比可减少泄漏电流(图1和图2)。在将电压施加到器件时，栅极环46和源极环48可阻挡来自隔离漏极指44的电流的流动。足够大以隔离两个金属的第一绝缘部分50位于隔离漏极指44和栅极环46之间。第二绝缘部分52位于栅极环46和源极环48之间。在使用图4A–图4C所示的结构的实施方式中，当与常规器件相比时，该结构可减小漏极和衬底之间的电容。

具有隔离的漏极指44或源极指30的器件的有源区域可包括所有环区域54，或者其可在隔离指44和30的边缘处结束，如图4C所示。当有源区域延伸到指区域之外时，可用施加到栅极和源极的截止电压来切断通道。参见图4B，当有源区域包括所有环区域时，在隔离漏极指44的边缘处在隔离漏极指44和栅极环46之间的距离56应比在隔离漏极指44的侧面58处在隔离漏极指44和栅极环46之间的距离58更长。

现在参见图4C，有源区域60可在隔离岛指的边缘处结束。然而，如果隔离过程并未完全闭合有源区域之外的通道，则可能存在通过边界和非有源区域(从漏极尖端到源极和/或栅极)的泄漏电流。由于二维电子气体(2DEG)在隔离过程期间被修改并且几乎被去除，所以施加的栅极源极偏置不能完全切断通道。在各种实施方式中，在本文件中公开的用于使用各种环的相同原理可由本领域普通技术人员使用来创建隔离源极指，该隔离源极指与隔离漏极指类似地(但是以相反的模式)操作。这种泄漏增加也可通过非限制性示例用于共源共栅氮化镓(GaN)器件中。

现在参见图5A–图5C，示出了栅极总线62的可能位置。在图5A和图5B中，示出了位于器件的边缘处的栅极总线62。在该配置中，栅极总线62通过横向通孔64在源极环66的欧姆接触上方耦接到栅极环63。一个或多个栅极总线62可以该方式连接到器件。现在参见图5C，栅极总线62还可位于器件中间，该器件在漏极指69和源极环66上方延伸。在该配置中，栅极环63和栅极总线62之间的触件68在栅极环63中间。栅极总线可类似地定位在具有隔离源极指30的器件上。

现在参见图6A–图6C，示出了具有隔离漏极指的半导体器件的实施方式。在图6A和图6B中，示出了有源上方接合(BOA)的半导体器件的可能布局。漏极焊盘可位于器件的顶部上方，并且源极焊盘可在一个或多个栅极焊盘72周围位于器件的底部上方。在图6A中，示出了器件层70和两个栅极焊盘72。在图6B中，示出了器件层70和单个栅极焊盘。在图6C中，示出了具有隔离漏极指74、栅极环76和源极环78的单独单元的放大视图。在该实施方式中，两个栅极总线80在每个隔离指组合器件的任一侧上使用，如图5A中所述。

通过非限制性示例，本文所述的器件可为高电子迁移率晶体管(HEMT)。HEMT可由氮化镓GaN形成。可通过本领域中已知的合适方法，诸如通过非限制性示例，金属有机化学气相沉积(MOCVD)、干法蚀刻和表面钝化来形成器件。半导体器件的器件区和焊盘区之间的触件可位于隔离的源极环、栅极环和漏极环中的每一者中。隔离指的最小大小可由最小欧姆接触大小决定。

在各种实施方式中，半导体器件包括隔离漏极指、栅极环和源极环。栅极环围绕隔离漏极指的周边，源极环围绕栅极环和隔离漏极指的外周边，栅极总线耦接到栅极环，第一电绝缘部分位于隔离漏极指和栅极环之间，并且第二电绝缘部分位于栅极环和源极环之间。

在各种实施方式中，器件是高电子迁移率晶体管(HEMT)。

在各种实施方式中，器件的有源区域在源极环之内。

在各种实施方式中，半导体器件包括隔离源极指、围绕隔离源极指的栅极环、围绕栅极环的漏极环、围绕漏极环的保护环、耦接到栅极环的栅极总线、在栅极环和源极环之间的第一电绝缘部分、以及在漏极指和栅极环之间的第二电绝缘部分。

在各种实施方式中，器件的有源区域在漏极环之内。

在以上描述中提到半导体器件的具体实施方式以及实施部件、子部件、方法和子方法的地方，应当易于显而易见的是，可在不脱离其实质的情况下作出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可应用于其他半导体器件。