用于提高高压启动电路静电释放能力的LDMOS器件及相应电路的制作方法

本实用新型涉及电子电路领域，尤其涉及集成电路的静电释放能力提高的技术领域，具体是指一种用于提高高压启动电路静电释放能力的LDMOS器件及相应电路。

背景技术：

LED灯以其高效低耗，节能环保，响应快，寿命长等优点而成为新一代的照明光源，生产低成本高可靠性的LED灯具有非常重要的意义。目前，在LED驱动电路中，有一种极精简的低成本的LED驱动芯片，该芯片自带高压启动电路，内部集成结型场效应晶体管调整管和高压LDMOS管，外围电路省去了启动电阻，电路内部和系统外围都极其精简，具有非常好的市场前景，该芯片在LED灯控制系统的应用如图1所示，驱动芯片包含结型场效应晶体管、高压LDMOS和低压控制电路三部分，结型场效应晶体管和高压LDMOS漏端相连，两个器件的耐压值都要求比较高，版图上用JEFT和高压LDMOS合成在一起的高压器件，这样两个器件共用漏区面积，可以节省版图面积，但是，由于高压器件和低压器件集成在一起，导致芯片静电释放能力不够，该芯片的静电释放能力差，测试时漏极对VDD输入一个正向脉冲静电释放失效，高压LDMOS的漏极端击穿，如图2所示，击穿主要发生在高压器件的漏极端靠近低压区有N阱的地方，其中图2中包括了漏端1，其它2、易击穿点3、高压区4、低压区5、N阱6、PMOS器件7，其中N阱连接VDD，如图3所示，LDMOS的漏极端，衬底sub及低压控制电路中的N阱Nwell构成了NPN结构，在静电释放试验时，当从漏极端对 VDD输入一个正向高压脉冲时，会通过高压管的漏结电容向衬底注入大电流，使寄生NPN 管的基极电压抬高，NPN导通产生大电流，静电释放泄放电流主要集中在LDMOS漏端靠近低压N阱的地方，导致LDMOS的漏极处击穿，其中，图3中高低压器件包括漏端1、N阱 6、JFET8、寄生的NPN9、P型衬底层10、深P阱11、P阱12、衬底13、JFET的源端14、 JFET的栅极15、栅极16、深N阱17、地18、源端19、低压器件21、VDD 22，其中，图中的P+表示P型高浓度注入，N+表示N型高浓度注入，图中的带斜线较高的区域表示场氧、带斜线较低的区域表示栅氧。

现有技术中，有一种做法是在高低压中间加隔离环，但是会浪费版图面积，方案如下：如图4所示，在低压控制电路高压器件之间增加接地的TB结构(Nwell接GND)，破坏NPN 结构，增加TB结构后，漏极端有高压脉冲时电流会优先选择通过TB结构流向GND，避免电流集中在漏极端靠近低压的地方，图4中具有TB结构的高低压器件包括漏端1、N阱6、 JFET8、寄生的NPN9、P型衬底层10、深P阱11、P阱12、衬底13、JFET的源端14、JFET 的栅极15、栅极16、深N阱17、地18、源端19、TB隔离环20、低压器件21、VDD22、P 型埋层23，图中的P+表示P型高浓度注入，N+表示N型高浓度注入，图中的带斜线较高的区域表示场氧、带斜线较低的区域表示栅氧，但是如图5所示，图5中包括漏端1，其它2、易击穿点3、高压区4、低压区5、N阱6、PMOS器件7、TB隔离环20，其中N阱连接VDD，高压区4与TB隔离环20之间的间隔为12μm、增加TB隔离环，会增加版图面积，需要重新制版的层次较多，浪费成本，其中，图5的N阱区域应为与所述的易击穿区域等高的区域，但为了更清晰的看清图中N阱内部区域，图中将N阱区域进行了放大。

技术实现要素：

本实用新型的目的是克服了上述现有技术的缺点，提供了一种不增加额外器件及版图面积的，节约成本、有效提高静电释放能力的、制作工艺简便的用于提高高压启动电路静电释放能力的LDMOS器件及相应电路。

为了实现上述目的，本实用新型的用于提高高压启动电路静电释放能力的LDMOS器件及相应电路具有如下构成：

该用于提高高压启动电路静电释放能力的LDMOS器件及相应电路中的用于提高高压启动电路静电释放能力的LDMOS器件，所述的LDMOS器件与外部低压控制电路相连接，并与外部的结型场效应晶体管共漏极，其主要特点是，所述的LDMOS器件包括漏极端、有源区、长度与实际区域相匹配第一孔区域以及长度与实际区域相匹配第二孔区域，所述的漏极端与所述的外部低压控制电路中N阱的接近的区域为静电释放过程中的失效易击穿区域；所述的漏极端中包括金属导体，该金属导体通过所述的第一孔区域以及第二孔区域与所述的有源区相连接，其中，所述的失效易击穿区域为无孔结构，该失效易击穿区域位于所述的第一孔区域与第二孔区域之间并阻隔该第一孔区域和第二孔区域，所述的无孔结构增加了所述的失效易击穿区域的漏区电阻，迫使所述的LDMOS器件中除失效易击穿区域的其余区域也参与静电释放电流泄放。

较好地，所述的失效易击穿区域的长度与横向所述的外部低压控制电路中有N阱区域的高度相等。

该用于提高高压启动电路静电释放能力的LDMOS器件及相应电路中的高压启动电路，其主要特点是，所述的高压启动电路包括LDMOS器件、结型场效应晶体管以及低压控制模块，所述的LDMOS器件与所述的结型场效应晶体管共漏极，所述的结型场效应晶体管的栅极以及源极接地，所述的结型场效应晶体管的源极还与所述的低压控制模块相连接；所述的 LDMOS器件的源极以及栅极分别与所述的低压控制模块相连接；外部电源端分别与所述的低压控制模块以及所述的LDMOS器件的源极相连接。

采用该实用新型的用于提高高压启动电路静电释放能力的LDMOS器件及相应电路，通过在现有技术基础上修改一层孔版，将失效易击穿区域附近漏极端的一金属导体到有源区的孔去掉一段，增加该处到附近N阱的漏区电阻，迫使其它地方也参与静电释放电流泄放，成本较低，有效实现静电释放能力改善，改动方便，且无需增加版图面积，适用范围广泛。

附图说明

图1为现有技术中的LED灯启动系统电路结构图。

图2为现有技术中LDMOS器件的失效易击穿区域的版图示意图。

图3为现有技术中的高低压器件剖面图。

图4为现有技术中的具有TB结构的高低压器件剖面图。

图5为现有技术中的具有TB结构的高低压器件的版图示意图。

图6为本实用新型的一具体实施例的用于提高高压启动电路静电释放能力的LDMOS器件的结构改进点与周围电路比例关系的版图示意图。

图7为本实用新型的一具体实施例的用于提高高压启动电路静电释放能力的LDMOS器件的结构改进的版图示意图。

1 漏端

2 其它

3 易击穿点

4 高压区

5 低压区

6 N阱

7 PMOS器件

8 JFET

9 寄生的NPN

10 P型衬底层

11 深P阱

12 P阱

13 衬底

14 JFET的源端

15 JFET的栅极

16 栅极

17 深N阱

18 地

19 源端

20 TB隔离环

21 低压器件

22 VDD

23 P型埋层

具体实施方式

为了能够更清楚地描述本实用新型的技术内容，下面结合具体实施例来进行进一步的描述。

以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。下面参考附图详细描述本实用新型的各实施方式。

本实用新型的用于提高高压启动电路静电释放能力的LDMOS器件及相关装置中，所述的用于提高高压启动电路静电释放能力的LDMOS器件，所述的LDMOS器件与外部低压控制电路相连接，并与外部的结型场效应晶体管共漏极，其中，所述的LDMOS器件包括漏极端、有源区、长度与实际区域相匹配第一孔区域以及长度与实际区域相匹配第二孔区域，所述的第一孔区域与第二孔区域均为有孔结构，所述的漏极端与所述的外部低压控制电路中N 阱的接近的区域为静电释放过程中的失效易击穿区域；所述的漏极端中包括金属导体，该金属导体通过所述的第一孔区域以及第二孔区域与所述的有源区相连接，其中，所述的失效易击穿区域为无孔结构，该失效易击穿区区域位于所述的第一孔区域与第二孔区域之间并阻隔该第一孔区域和第二孔区域，所述的无孔结构增加了所述的失效易击穿区域的漏区电阻，迫使所述的LDMOS器件中除失效易击穿区域的其余区域也参与静电释放电流泄放。

在上述具体实施例中，所述的失效易击穿区域的长度与横向所述的外部低压控制电路中有N阱区域的高度相等。

基于上述实施例，本实用新型的用于提高高压启动电路静电释放能力的LDMOS器件及相关装置中，所述的基于LDMOS器件的高压启动电路，其中，所述的高压启动电路包括 LDMOS器件、结型场效应晶体管以及低压控制模块，所述的LDMOS器件与所述的结型场效应晶体管共漏极，所述的结型场效应晶体管的栅极以及源极接地，所述的结型场效应晶体管的源极还与所述的低压控制模块相连接；所述的LDMOS器件的源极以及栅极分别与所述的低压控制模块相连接；外部电源端分别与所述的低压控制模块以及所述的LDMOS器件的源极相连接。

以下结合具体实施例的图片，介绍本实用新型的一些结构及原理。

如图2所示，ESD(静电释放)失效易击穿点在高压管的Drain(漏极)端靠近低压区N 阱的地方，该N阱区和高压器件的间距是满足设计规则的，只有在ESD测试时会出现击穿现象。本实用新型采用了一种比较简单有效的方法，如图6与图7所示，将击穿点附近Drain 端的一铝(即金属导体)到有源区的孔去掉一段，增加该处到附近N阱的，迫使其它地方也参与ESD电流泄放，通过改一层孔版即可有效改善ESD能力，以较低的成本即可实现ESD 能力改善，改动方便，只需去掉部分有源区孔，节省成本，只需修改一层孔版即可实现。

图6中，箭头所指出并放大的部分为所述的失效易击穿区域(箭头所标区域)，该区域的的上端部分为第一孔区域，下端为第二孔区域。图6中最左侧的LDMOS器件包括漏端1、其它2、N阱6，图6中中间的部分则表示图中左侧LDMOS器件所圈出区域的放大图，即失效易击穿区域，而图中右侧的部分则表示该失效易击穿区域去掉有源区孔后的该区域的示意图，在图7中，图7的中间部分表示图中左侧LDMOS器件的失效易击穿区域的放大图，图中右侧的部分则表示该失效易击穿区域去掉有源区孔后的该区域的示意图。

可以将去掉孔的长度可以定为：横向有N阱的地方，孔全部去掉，即可以根据N阱的大小决定去掉孔的长度。

与现有技术相比，本实施例只需要将漏端附近有N阱的一段有源区孔去掉即可，不增加版图面积；如果是制版后发现问题，改版只要改一层版，不像现有技术中，如果要增加TB 隔离环则需要改动是地方较多。

采用该实用新型的用于提高高压启动电路静电释放能力的LDMOS器件及相应电路，通过在现有技术基础上修改一层孔版，将失效易击穿区域附近漏极端的一金属导体到有源区的孔去掉一段，增加该处到附近N阱的漏区电阻，迫使其它地方也参与静电释放电流泄放，成本较低，有效实现静电释放能力改善，改动方便，且无需增加版图面积，适用范围广泛。

本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本实用新型所必须的。以上所述仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。