专利名称：半导体器件制造方法
技术领域：
本发明涉及一种用于制造半导体器件的方法，更具体地说，其涉及具有自对准硅化物处理的半导体器件制造方法。
在半导体器件技术领域中，无论何时均希望能够实现更高的集成度以及进一步微型化。另一方面，当MOSFET(金属氧化物半导体场效应晶体管)的栅等于或小于大约0.35μm时，将会出现诸如短沟道效应等问题。如果为了抑制此种短沟道效应而将扩散层作得很薄，又会使扩散层的阻值升高。因此，为了克服这些问题，目前所采用的常用方法是应用自对准硅化物处理，其中在源层，漏层和构成栅电极的多晶硅的表面上生长一层钴膜，随后通过加热形成硅化钴以由此来降低其阻值。
然而，如图6所示，在一个硅衬底1上的源层9和漏层10表面上形成的硅化钴层的底部区域中，可能会不规则地生长出齿钉形状的钴膜并穿透厚度仅为大约100nm的源层9和漏层10，从而引起泄漏电流的问题。
为了解决上述问题，日本未决专利申请公开No.251967/1997中公开了一种降低阻抗的方法。在此方法中，在形成钴膜之前，首先通过离子注入在硅基片上的一个杂质扩散层的上部形成一层非晶态层，随后再在该杂质扩散层上形成一层钴膜。接着，通过在一个相对较低的温度下的热处理使该钴膜与杂质扩散层中硅彼此发生反应，其结果是，在该非晶态层的上部形成一层由CoSi或Co2Si构成的硅化钴层。其后，将未发生反应的钴清除掉并进行第二次热处理以将CoSi或Co2Si变成CoSi2，以由此降低其阻抗。
根据其所公开的技术，非晶态层防止了硅化钴的组成元素的向下运动，从而能够抑制齿钉的产生。
然而，在此方法中，很难控制使非晶态部分被完全地消耗掉的条件。硅化钴层和源-漏层之间将会存留有一部分非晶态而形成晶格缺陷，其将导致诸如包括导通电流在内的晶体管特性的恶化，并使可靠性被降低。尽管通过在高温下退火可以使作为缺陷存留下来的非晶态部分复原，但其所需的温度通常均要超过900℃。这将使硅化钴发生聚集并使硅化钴膜的耐热性降低，另外还会使其电阻再次升高。
针对上述问题，本发明的一个目的是提供一种用于制造半导体器件的方法，其中将抑制硅化钴齿钉的产生，由此较好地控制漏泄电流从而实现优良的晶体管特性以及较高的可靠性。
本发明目的在于发明一种用于制造半导体器件的方法，其包括在一个其中形成有杂质扩散层的硅衬底中形成钴膜的步骤，并通过热处理在与所述钴膜相接触的硅层中形成硅化钴的步骤；其中所述热处理包括如下步骤通过在低于400℃的温度下进行的第一热处理形成Co2Si膜；通过进行第二热处理形成CoSi2膜。
另外，本发明目的在于发明一种用于制造半导体器件的方法，其包括在其中形成有杂质扩散层的硅衬底中形成钴膜的步骤，以及通过热处理在与所述钴膜相接触的硅层中形成硅化钴的步骤；其中所述热处理包括如下步骤通过在低于400℃的温度下进行的第一热处理形成Co2Si膜；通过进行第二热处理形成CoSi膜；以及通过进行第三热处理形成CoSi2膜。
另外，本发明目的在于发明一种用于制造半导体器件的方法，其包括在其中形成有杂质扩散层的硅衬底中形成钴膜的步骤，并通过热处理在与所述钴膜相接触的硅层中形成硅化钴的步骤；其中所述热处理包括如下步骤通过在低于400℃的温度下的进行长达2分钟或更长时间的第一热处理形成预定厚度的Co2Si膜；通过进行第二热处理形成CoSi2膜。
另外，本发明目的在于发明一种用于制造半导体器件的方法，其包括在其中形成有杂质扩散层的硅衬底中形成钴膜的步骤，并通过热处理在与所述钴膜相接触的硅层中形成硅化钴的步骤；其中所述热处理包括如下步骤通过在低于400℃的温度下的进行长达2分钟或更长时间的第一热处理形成厚度为预定厚度的Co2Si膜；通过进行第二热处理形成CoSi膜。以及通过进行第三热处理形成CoSi2膜。
在本发明中，Co2Si,CoSi,CoSi2被统称为“硅化钴”。
图1所示为第一实施例的制造方法的程序步骤示意图。
图2所示为第一实施例的制造方法的程序步骤的示意剖面图。
图3所示为第一实施例的制造方法的程序步骤的示意剖面图。
图4所示为第一实施例的制造方法的程序步骤的示意剖面图。
图5所示为第二实施例的制造方法的程序步骤的示意图。
图6所示为硅化钴齿钉产生过程的示意简图。符号说明1硅衬底2LOCOS氧化物膜3栅氧化物膜4多晶硅膜5栅电极6杂质注入层7侧壁9源层10漏层12钴(Co)膜
13氮化钛(TiN)膜14二氧化硅膜15栅引出电极16源引出电极17漏引出电极31Co2Si膜32CoSi2膜33CoSi膜35硅化钴层36硅化钴的齿钉钴与硅之间形成硅化钴的常见反应有以下3种，按反应温度从低到高的顺序排序为在低于或等于450℃的温度下，钴(Co)和硅(Si)将生成Co2Si膜。在此反应中，钴充当扩散物质并扩散进硅一方。
在大约从400℃到700℃的温度下，Co2Si膜将进一步与硅发生反应并形成CoSi膜。在此反应中，硅充当扩散物质。
在大约700℃或更高的温度下，CoSi膜进一步与硅发生反应并形成CoSi2膜。在此反应中，钴充当扩散物质。
当本发明者对钴与硅相互作用形成硅化钴的反应进行详细研究时，发现当温度高于400℃时此反应将进行得十分迅速，而即使在400℃的温度下，也会在大约30秒的时间内便形成所需厚度的硅化钴膜。其随后还发现，在如此快的反应中，特别是在硅衬底一侧的一个界面上，将与Co2Si膜一起同时形成CoSi膜，这便是产生齿钉的主要因素。另外，其还发现，一旦在该界面上形成了CoSi膜，齿钉将变得更容易凸露起来，为了抑制齿钉的产生，必须在不允许形成CoSi膜的条件下进行第一热处理。特别是在进行大规模生产时，如果使用了自对准硅化物处理，则即使很少量的CoSi膜也会导致大量的次品。
在本发明中，在一个硅衬底上的杂质扩散层上形成了一层钴膜之后，将在低于400℃的温度下进行一次第一热处理，因此，缓慢地形成一层Co2Si膜以实现均匀的薄膜质量。换句话说，在形成Co2Si膜的过程中，对于本发明来说最重要的是选择正确的条件以不会产生CoSi膜。一旦实现了这种条件，接下来在高温下形成的CoSi2膜将不会引起不规则生长，即从Co2Si膜中经由CoSi膜形成CoSi2膜或直接从Co2Si膜中形成CoSi2膜。因此将获得一层没有齿钉的均匀CoSi2膜层。
与此同时，在日本未决专利申请公开No.251967/1997中，其说明了在一个硅衬底上形成一层钴膜并随后通过在400℃的温度下加热形成Co2Si膜，通过在450℃的温度下加热形成CoSi膜以及通过在600℃的温度下加热形成CoSi2膜时将出现不规则生长。然而，本发明者通过详细研究发现，即使在十分接近于该发明的必需条件，即400℃的条件下，也不会必定得到均质的Co2Si，其还取决于硅中杂质的类型和密度，即使很微量的CoSi也会影响的Co2Si均匀性。与此相反，本发明则不会引起不规则生长，因为在这里第一热处理没有产生CoSi。
在本发明中，第一热处理的温度低于400℃。由于在一个较低的温度下所进行的热处理较慢，从而允许所形成的Co2Si膜更加均匀，其还可以更优选地将该温度设置为低于380℃。另外如果该温度过低，反应时间将变得过长，因此其优选地将该温度设置为300℃或高于300℃，并特别优选地将其设置为320 ℃或高于320℃。
考虑到该温度，可以对进行第一热处理所需的时间进行调节，从而使所形成的Co2Si可以具有预定的薄膜厚度，比如大约8～22nm。例如，在300℃下的热处理需要持续进行大约60～90分钟，而350℃下的热处理则将持续大约30分钟。例如，为了形成膜厚度大约为8～22nm(例如，15nm)的Co2Si，其优选地将花费2分钟或更多，而特别优选地是花费10分钟或更长。
对于第一热处理所用的设备，则没有特别的要求。比如，可以采用一个标准电炉中的热处理或一个RTA(快速热退火)处理。然而其优选地是使用一个电炉，通过在其中以较低的温度进行较长时间的热处理在不产生CoSi的情况下均匀地形成Co2Si。
至于用于热处理的保护气，优选地选用没有氧的气体。该热处理优选地是在诸如氮气，氩气或诸如此类的惰性气体中进行的。
在本发明中，在以此种方式均匀地形成了Co2Si之后，未发生反应的钴将被清除掉，随后通过另一次在700～900℃温度范围内的一个温度下的热处理产生CoSi2。在此情况中，如果温度超过了900℃，则CoSi2将倾向于聚集，从而破坏了耐热性并使电阻升高。优选地要快速地执行产生CoSi2的热处理，因此最好使用RTA方法。当要通过如上所述的第一热处理来形成厚度大约为8～22nm的Co2Si时，CoSi2的薄膜厚度将大约为20～50nm。
在本发明中，为了进一步提高均匀性，将对相应的扩散物质采取单独的处理步骤。其将使得形成具有更高原子定向性和耐热性的硅化钴薄膜变得更加容易。
即，在以如上所述的方式进行第一热处理而形成Co2Si之后，将通过一次在400～700℃温度下的第二热处理产生CoSi，此后将进一步在700～900℃的温度下进行一次第三热处理以产生CoSi2。在此情况中，清除未发生反应的钴的工作优选地是在形成了CoSi之后进行的。由于CoSi对钴的腐蚀选择率通常要大于Co2Si对钴的腐蚀选择率，因此上述安排将拓宽用于清除目的的蚀刻剂的选择范围。当以类似与此的3个步骤来进行热处理时，如果通过第一热处理形成了厚度大约为8～22nm的Co2Si，则CoSi的厚度大约为11～29nm，而CoSi2的厚度则大约为20～50nm。
另外，本发明的另一个方面特征在于经过长达2分钟或更长时间的形成预定厚度的Co2Si膜作为第一热处理的热处理。即，在此方面中重要的是其花费2分钟或更长的时间来缓慢地从钴和硅的反应中形成一层达到预定厚度的Co2Si膜。特别优选地是该热处理所花费的时间为10分钟或更长。另外，这里所指的预定薄膜厚度是如上所述大约8～22nm的薄膜厚度，而通常是在低于400℃的温度下来进行该热处理的。
另外，如果将用于该热处理的时间设置得过长，则制造效率将变得很低。因此其优选地将其设置在一个制造步骤所允许的时间范围内。比如，可以在90分钟内完成此热处理。
至于用于此热处理的设备，则可以使用与在其中以低于400℃的温度进行第一热处理的上述方面中所用的设备相同的设备。也可以按与上述方式相同的方式来设置其它条件和接下来的处理。
现在将参照具体的实施例对本发明进行进一步详细地说明。第一实施例接下来将参照图1到图4来说明本实施例的制造步骤。首先，如图1(a)所示，将对硅衬底1内由LOCOS氧化物膜2所划分的区域的表面进行热氧化并形成厚度大约为3～10nm的一层栅氧化物膜3。随后，通过CVD(化学气相淀积)方法在栅氧化物膜3和LOCOS氧化物膜2上形成了一层厚度大约为100～300nm的多晶硅膜4。
接着，如图1(b)所示，利用离子注入将诸如砷之类的杂质注入到多晶硅膜4中，通过将多晶硅膜4和栅氧化物膜3构图形，从栅多晶硅膜4中形成了一个栅电极5。其后，将该栅电极用作掩模，通过离子注入将例如砷注入到硅衬底1中而形成一层杂质扩散层6。适当地调节离子注入的剂量和加速能量以使其适应于元件的设计。例如，可以在加速能量为20～60keV而剂量为1～5×1015atm/cm2的情况下来进行该离子注入。
另外，还可以分两步来进行该离子注入，一次注入到相对较浅的部分中而另一次则注入到较深的部分中。在实践中，举例来说，可以将第一条件设置为剂量为3×1014atm/cm2而加速能量为10keV，而将第二条件设置为，剂量为2×1015atm/cm2而加速能量为40keV。可以在下一步骤中形成了栅电极的侧壁之后来进行此第二次离子注入。
接下来，通过CVD方法形成一层厚度大约为100nm的二氧化硅膜。接着，对该二氧化硅膜进行各向异性腐蚀，直到以如图1(c)所示将二氧化硅膜留作栅电极5侧面上的一个侧壁7的方式暴露出栅电极5的上部为止。
接下来，如图1(d)所示，在1000℃的温度下进行10秒钟的RTA处理从而使栅电极5内的砷向内扩散，而与此同时杂质扩散层6内的砷被激活从而形成了作为杂质扩散层的一个源层9和一个漏层10。源层9和漏层10从硅衬底1表面开始的深度为例如大约100nm(通常大约为80～150nm)。
接下来，如图2(a)所示，通过溅射法形成一层厚度为例如10nm(通常大约为5～20nm)的钴膜12，而在其上则另外再形成一层厚度为比如10nm的氮化钛膜13。可以利用具有一个钛靶极的氮等离子体来生长该氮化钛膜。在这里该氮化钛膜的功能是一个防氧气的阻挡膜。在本发明中，由于接下来制造步骤的热处理时间要长得多，所以其特别优选地在钴表面上形成一个防氧气的阻挡膜。除了氮化钛膜之外，也可以将钛膜、钨膜、钛钨膜以及诸如此类的薄膜用作该种防氧气的阻挡膜，但就蚀刻清除性和低氧气渗透性来看，使用氮化钛(TiN)膜是最佳的选择。
接下来，在一个电炉中在低于400℃的合适温度下对该基片进行第一次热处理并持续一预定的时间(例如，300℃时为1小时)以由此形成一层厚度大约为15nm的Co2Si膜31，如图2(b)所示。
接着，利用硫酸和过氧化氢的混合溶液将氮化钛(TiN)膜13和未发生反应的钴膜12清除掉。此时，如图3(a)所示，Co2Si膜31没有受到腐蚀仍保持原样。
接着，在700～900℃范围内的一个合适的温度下(例如，750℃)利用RTA方法进行第二次热处理，并由此将Co2Si膜31变成厚度大约为35nm的CoSi2膜32，如图3(b)所示。
此后，如图4所示，以与常规半导体器件相同的方式，利用CVD方法在整个表面上形成一层厚度大约为700nm的二氧化硅膜14，随后，通过对该二氧化硅膜14构图，在栅电极5、源层9和漏层10上形成接触孔，并在随后形成一个栅引出电极15、一个源引出电极16和一个漏引出电极17。这些引出电极被制成分层的薄膜或诸如此类，其包括，例如从底部起，一层厚度为20nm的钛膜，一层厚度为100nm的氮化钛(TiN)膜及一层厚度为500nm的铝层。
在根据本实施例的方法所制造的半导体器件中，从硅化钴中将不会产生齿钉，或者将不会出现结点漏电的现象。第二实施例接下来以图1，图2，图5和图4的顺序参照附图，来对本实施例进行说明。在此实施例中，在如第一实施例一样形成了一个栅电极、一个侧壁、一个源层及一个漏层之后，也如第一实施例一样形成了一层钴膜及一层氮化钛(TiN)膜，从而完成了图1到图2(a)所示的制造步骤。
接下来，如图2(b)所示，与第一实施例相同，在一个电炉中在300℃的温度下进行一次第一热处理1小时，形成一层厚度1大约为15nm的Co2Si膜31。
接着，如图5(a)所示，或者在一个电炉中，或者在一个RTA设备中在400～700℃的温度范围内一个合适温度下(例如，550℃)进行一次第二热处理，将Co2Si膜31变成CoSi膜33。CoSi膜的厚度大约为20nm。
接着，利用硫酸和过氧化氢的混合溶液，将氮化钛(TiN)膜13和未发生反应的钴膜12清除掉。此时，如图5(b)所示，CoSi膜33没有受到腐蚀而保持原样。除了硫酸和过氧化氢的混合溶液之外，也可以将用盐酸和过氧化氢的混合溶液以及氨水和过氧化氢的混合溶液作为用于此步骤的溶液。
接着，利用RTA方法在700～900℃温度范围内并高于第二热处理的温度的一个合适温度下进行一次第三热处理，将CoSi膜33变成CoSi2膜32，如图5(c)所示。该CoSi2膜的厚度大约为35nm。其后，将如第一实施例一样得到如图4所示的半导体器件。
在此实施例中，氮化硅的形成是逐步地进行的，每一步骤被彻底地完成，从而使得在此实施例中所获得的CoSi2具有良好的均匀性和极好的耐热性(同样也是第一实施例的效果)。因此可以更加有效地防止结点漏电。此外，因为此实施例中在形成了CoSi膜之后将未发生反应的钴模清除掉了，所以也可以使用较温和的腐蚀溶液。从而使该半导体器件的其它部分不会受到损坏。
根据本发明，提供了一种用于制造半导体器件的方法，其中氮化硅齿钉的产生将被抑制，使漏电流得到了较好地控制从而获得了良好的晶体管特性以及较高的可靠性。
权利要求
1．一种制造半导体器件的方法，其特征在于包括如下步骤在其中形成有一个杂质扩散层的硅衬底上形成一层钴膜，及利用热处理在与所述钴膜相接触的一个硅层内形成一层硅化钴；其中所述热处理包括如下步骤通过在低于400℃的一个温度下进行第一热处理形成Co2Si膜；及通过进行第二热处理形成CoSi2膜。
2．如权利要求1所述的半导体器件制造方法，其特征在于将未发生反应的所述钴膜清除掉的步骤是在已形成Co2Si膜的状态下执行的。
3．一种制造半导体器件的方法，其特征在于包括如下步骤在其中形成有一个杂质扩散层的硅衬底上形成一层钴膜，及利用热处理在与所述钴膜相接触的一个硅层内形成一层硅化钴；其中所述热处理包括如下步骤通过在低于400℃的一个温度下进行第一热处理形成Co2Si膜；通过进行第二热处理形成CoSi膜；及通过进行第三热处理形成CoSi2膜。
4．如权利要求3所述的半导体器件制造方法，其特征在于将未发生反应的所述钴膜清除掉的步骤是在已经形成了CoSi膜的状态下进行的。
5．如权利要求1所述的半导体器件制造方法，其特征在于另外包括用防氧气阻挡膜覆盖所述钴膜表面的步骤。
6．如权利要求5所述的半导体器件制造方法，其特征在于所述防氧气阻挡膜是氮化钛膜。
7．如权利要求3所述的半导体器件制造方法，其特征在于另外包括用防氧气阻挡膜覆盖所述钴膜表面的步骤。
8．如权利要求7所述的半导体器件制造方法，其特征在于所述防氧气阻挡膜是一层氮化钛膜。
9．如权利要求1所述的半导体器件制造方法，其特征在于在低于400℃的温度下所进行的用于形成所述Co2Si的第一热处理是在电炉中进行的。
10．如权利要求3所述的半导体器件制造方法，其特征在于在低于400℃的温度下所进行的用于形成所述Co2Si膜的第一热处理是在电炉中进行的。
11．用于制造半导体器件的方法，其特征在于包括如下步骤在其中形成有杂质扩散层的硅衬底上形成一层钴膜，及利用热处理在与所述钴膜相接触的硅层内形成一层硅化钴；其中所述热处理包括如下步骤通过在低于400℃的一个温度下进行第一热处理持续2分钟或更长的时间而形成预定厚度的Co2Si；及通过进行第二热处理形成CoSi2膜。
12．如权利要求11所述的半导体器件制造方法，其特征在于将未发生反应的所述钴膜清除掉的步骤是在已经形成了Co2Si膜的状态下进行的。
13．用于制造半导体器件的方法，其特征在于包括如下步骤在其中形成有杂质扩散层的硅衬底上形成一层钴膜，及利用热处理在与所述钴膜相接触的硅层内形成一层硅化钴；其中所述热处理包括如下步骤通过在低于400℃的一个温度下进行第一热处理持续2分钟或更长的时间而形成预定厚度的Co2Si膜；及通过进行第二热处理形成CoSi膜；及通过进行第三热处理形成CoSi2膜。
14．如权利要求13所述的半导体器件制造方法，其特征在于将未发生反应的所述钴膜清除掉的步骤是在已经形成了CoSi膜的状态下进行的。
15．如权利要求11所述的半导体器件制造方法，其特征在于另外包括用防氧气阻挡膜覆盖所述钴膜表面的步骤。
16．如权利要求15所述的半导体器件制造方法，其特征在于所述防氧气阻挡膜是氮化钛膜。
17．如权利要求13所述的半导体器件制造方法，其特征在于另外包括用防氧气阻挡膜覆盖所述钴膜表面的步骤。
18．如权利要求17所述的半导体器件制造方法，其特征在于所述防氧气阻挡膜是氮化钛膜。
19．如权利要求11所述的半导体器件制造方法，其特征在于在低于400℃的温度下所进行的用于形成Co2Si膜的第一热处理是在电炉中进行的。
20．如权利要求13所述的半导体器件制造方法，其特征在于在低于400℃的温度下所进行的用于形成Co2Si膜的第一热处理是在电炉中进行的。
全文摘要
在硅衬底1的杂质扩散层9、10的表面上形成了一层钴膜12和一层作为防氧气的阻挡膜的氮化钛膜13之后,在低于400℃的温度下进行第一热处理,形成一层Co
文档编号H01L21/336GK1230769SQ9910342
公开日1999年10月6日 申请日期1999年3月30日 优先权日1998年3月30日
发明者井上显 申请人:日本电气株式会社