专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件，特别涉及铁电电容器及其制造方法。
现代数据处理系统要求储存在它的存储器中的大部分信息是可随机存取的以保证快速存取这些信息。由于在半导体技术中进行的存储器的高速度操作，所以已经发展了随机存取存储器(“RAM”)，其中少量的二进制信息储存在单个存储单元中，其可以包括仅仅一个晶体管和相关的电容器，大量的储存单元组合在一起成为阵列。利用典型的集成电路电容器电介质的通常适用的RAMs包括动态RAMs(“DRAMs”)和静态RAMs(“SRAMs”)。
DRAM存储单元把数据储存在形成在集成电路半导体材料的衬底中的电容器中。因为由电荷确定的逻辑电平储存在电容器中而不是在双稳态逻辑器件的电流状态中，所以电荷趋于消散，并因此为了保护存储内容而需要周期性地更新。
在常规单个晶体管DRAM存储单元中，储存在存储单元电容器中的电荷通过存取晶体管的源/漏通路被选择耦合到存储位线中。然后存取晶体管的栅极也可以耦合到字线。通过导通存取晶体管，储存在电容器中的电荷通过源/漏通路耦合到位线，在那里它一般再与另一电荷基准相比较，例如哑元存储单元或互补位线，这是为了可以确定由储存在电容器中的电荷表示的存储单元的状态。
近来，铁电材料已经用作存储单元电容器中的电介质。铁电材料表现为固有的高介电常数。使用用于存储单元的铁电电容器的RAMs，即FRAMs，也表现为非易失性的显著优点。FRAMs的非易失性是借助于下列事实实现的铁电电容器包括一对电容器平板，在它们之间带有铁电材料，其具有两个不同的稳定极化状态，这是用绘制极化相对于施加电压的滞后回路定义的。通过当电压施加于铁电电容器时测量流动的电荷，可以确定铁电材料的极化状态。通过任意将逻辑电平“零”分配给一个极化状态而将逻辑“一”分配给相反的极化状态，铁电电容器可以用于在RAM存储阵列中储存二进制信息。非易失性存储器的明显优点是即使输送给器件的电源中断或去掉，数据仍然可以继续储存在存储单元里面。
图1是表示铁电电容器中的极化电荷(Q:μC/cm2)作为铁电电容器的电压(V)的函数的滞后回路。应该注意到，当铁电电容器的电压为零时，铁电电容器可以处于两极化状态中的一种状态，逻辑“一”极化状态或逻辑“零”极化状态。
在图1中，当电压供给为零时，铁电电容器是例如逻辑“零”极化状态，例如由“D”表示的“-Qr”。当铁电电容器的电压向正电压方向增加时，极化电荷(-Qr)向+Q方向增加。结果，如果铁电电容器的电压增加到操作电压“+Vs”，则极化电荷(Q)达到最大值“+Qs”的“A”状态。极化电荷达到饱和状态“A”之后，即使电压向零减小，极化电荷也不会降低到零而是停止在残余极化状态“+Qr”的“B”状态，即逻辑“一”极化状态。另一方面，当铁电电容器的电压从零向负电压方向增加时，即与初始方向相反的方向，极化电荷(Q)从“+Qr”向-Q方向降低。结果，如果电压增加到“-Vs”，则极化电荷达到最大值“-Qs”的“C”状态。极化电荷达到饱和状态“C”之后，即使电压向零增加，极化电荷也不会降低到零而是停止在残余极化状态“-Qr”的“D”阶段，即逻辑“一”极化状态。
如上所述，当向铁电电容器施加电压并又去掉——换言之，施加电压脉冲“-V”或“+V”——残余极化“-Qr”或“+Qr”将存在于铁电材料中。然后，当相反极性的电压脉冲“+V”或“-V”施加给电容器时，残余极化改变方向。这样可以借助于电压脉冲在两稳定极化状态之间重复转换。
由于在FRAM单元中的读和写操作是通过上述残余极化的转换进行的，所以其操作速度取决于残余极化的转换时间。这个转换时间是由电容器的使用面积、铁电膜厚度、和供给电压确定的。
在铁电存储器制造工艺中，关键处理之一是在铁电电容器上形成覆盖膜，而不破坏任何铁电特性。常规铁电存储器制造工艺如下。
首先，在半导体衬底上形成具有扩散层、栅氧化层和栅极的MOS晶体管。在半导体和MOS晶体管上形成层间绝缘层。在层间绝缘层上形成由下电极、铁电膜和上电极构成的铁电电容器。在层间绝缘层中开接触孔，以暴露扩散层、下和上电极。最后，在接触孔中和层间绝缘层上淀积金属层并构图以形成金属互连。
铁电材料必须具有钙钛矿(perovskite)结构以表现为如图1中所示作为滞后回路的铁电特性。但是，在制造工艺过程中，特别是在铁电电容器上淀积绝缘层的步骤，可能产生压应力或H2，并因此形成的压应力可能影响铁电材料结构，由此减少残余极化。
一般情况下，最好是在淀积层间绝缘层过程中与压应力相对应对铁电膜施加拉应力(即关于铁电膜表现为压应力)。因此，需要一种方法，可以在铁电膜上提供表现为拉应力的层间绝缘层。
本发明提供铁电电容器及其制造方法。本发明的关键特征在于，铁电电容器上是相对于铁电电容器表现为拉应力的低温氧化层。
因而，本发明的目的是提供具有优异的铁电特性的铁电电容器及其制造方法。
为实现这个及其它优点并根据本发明的目的，该方法包括提供其上已经形成诸如具有扩散层的MOS晶体管的集成电路的半导体衬底。在半导体衬底和MOS晶体管上形成第一层间绝缘层。在第一层间绝缘层上形成下电极、铁电膜和上电极层并构图以形成铁电电容器。在电容器和第一层间绝缘层上形成第二层间绝缘层。为提高电容器特性，叠加的层间绝缘层必须表现为拉应力。为此，第二层间绝缘层由相对于铁电电容器表现为大拉应力的低温氧化层形成。此低温氧化层可以选自PE-TEOS、USG、和ECR-OX中的一种。在第二层间绝缘层和第一绝缘层中开分别达到下电极和扩散层的第一接触孔。在氧气氛中进行第一次退火。在接触孔中和第二层间绝缘层上淀积第一金属层，然后构图以形成第一金属互连。在第二层间绝缘层上和第一金属互连上形成第三层间绝缘层。为了提高电容器特性，叠加的层间绝缘层必须表现为拉应力。为此，第二层间绝缘层由相对于铁电电容器表现为大拉应力的低温氧化层形成。此低温氧化层可以选自PE-TEOS、USG、和ECR-OX中的一种。在第三层间绝缘层中开第二接触孔，其达到上电极。在氧气氛中进行第二次退火。最后，在第二接触孔中和第三层间绝缘层上淀积第二金属层，并构图以形成第二金属互连。
为实现这个及其它优点并根据本发明的目的，半导体器件包括带有具有扩散层的集成电路的半导体衬底，覆盖半导体衬底和集成电路的第一层间绝缘层，由下电极、铁电膜和上电极构成并以这样的顺序形成在第一层间绝缘层上的铁电电容器，覆盖第一层间绝缘层和铁电电容器的第二层间绝缘层，形成在第二层间绝缘层上并分别通过第二层间绝缘层中和第二和第一层间绝缘层中的第一接触孔与下电极和扩散层电接触的第一金属互连，覆盖第二层间绝缘层和第一金属互连的第三层间绝缘层，其中，每个第二和第三层间绝缘层具有相对于铁电电容器的拉应力，在第三层间绝缘层上形成的第二金属互连，其通过第三层间绝缘层中的第二接触孔与上电极电接触。
在前述半导体器件中，第二和第三层间绝缘层是选自PE-TEOS、USG、和ECR-OX的低温氧化层。
下面参照附图更易理解本发明，其目的对于本领域技术人员更加明显，其中图1是表示铁电电容器中的极化电荷(Q:μC/cm2)作为铁电电容器的电压(V)的函数的滞后回路；图2A-2D是表示根据本发明用于形成半导体器件的新方法的工艺步骤的流程图；图3A表示残余极化和氧化层的淀积温度之间的关系；图3B表示残余极化和在淀积工艺过程中氧流率之间的关系；图4A表示ECR-OX的应力和淀积温度之间的关系；图4B表示ECR-OX的应力和氧流率之间的关系；图5表示恰在衬底上淀积氧化层之后作为温度函数的施加于硅衬底的(各种层间绝缘层的)应力；图6A表示根据本发明当2000厚的ECR-OX层和2500厚的USG层分别用作第二层间绝缘层和第三层间绝缘层时作为施加电压的函数的电流和残余极化；和图6B表示根据本发明当4500厚的ECR-OX层用作第二层间绝缘层和第三层间绝缘层时作为施加电压的函数的电流和残余极化。
下面参照
本发明的优选实施例。
图2A表示根据本发明的一个实施例已经进行了几个工艺步骤的半导体衬底1的截面图。首先，利用常规工艺工序形成MOS晶体管5。MOS晶体管5包括栅绝缘层3、其上的栅极4和栅绝缘层3侧面的半导体衬底1中的扩散层2。第一层间绝缘层6完全覆盖半导体衬底1和MOS晶体管5。由铂(Pt)构成的下电极7、由BST构成的铁电膜8和由铂(Pt)构成的上电极9淀积在第一层间绝缘层6上，并用干腐蚀构图以形成铁电电容器10。
在第一层间绝缘层6上和铁电电容器10上形成第二层间绝缘层11。在本发明中，第二层间绝缘层11是由诸如PE-TEOS层、USG层、或ECR-OX层的低温氧化层形成的，它们表现为相对于铁电电容器10的拉应力，并由此提高电容器特性，例如残余极化。
例如可以使用N2O、SiH4和O2气体在温度约为200℃和RF功率约400W下淀积ECR-OX层。ECR技术的优点是，即使在低温下也能供给高等离子体能量。PE-TEOS层可以使用TEOS和N2O在温度约为400℃、RF功率约为400W下利用等离子体CVD技术形成。USG层可以使用O3-TEOS在温度约为400℃下利用APCVD技术形成。
图3A和图3B分别表示作为ECR-OX层的淀积温度和O2流率的函数的电容器残余极化。在图3A和图3B中，“as.cap”意思是电容器没有被ECR-OX层覆盖。在所示图3A和图3B中，残余极化(μC/cm2)随着ECR-OX层的淀积温度和O2流率的增加而降低。另一方面，图4A表示ECR-OX的应力和淀积温度之间的关系，图4B表示ECR-OX的应力和氧流率之间的关系。如图4A和4B所示，ECR-OX层的拉应力随着ECR-OX层的淀积温度和O2流率的增加而逐渐降低。
因此，最好是在大约200℃的温度下淀积ECR-OX层，在该温度铁电电容器具有高残余极化和ECR-OX层具有相对于电容器的高拉应力。
参见图2B，在层间绝缘层中通过干腐蚀开接触孔12a以暴露下电极7和扩散层2。为除去接触孔12a的等离子体损伤，在低于450℃下、在氧气氛中进行第一次退火。
参见图2C，在接触孔12a中和第二层间绝缘层11上淀积第一金属层，并用干腐蚀构图以形成第一金属互连12。然后，在第二层间绝缘层11和第一金属互连12上形成第三层间绝缘层13。第三层间绝缘层13也是由诸如PE-TEOS层、USG层或ECR-OX层的低温氧化层形成的，它们表现为相对于铁电电容器10的拉应力，并由此提高电容器特性，例如残余极化。
参见图2D，在第三层间绝缘层13中通过干腐蚀开第二接触孔以暴露上电极9。然后，在低于450℃温度下、在氧气氛中进行第二次退火。在接触孔中和第三层间绝缘层13上淀积第二金属层，并用干腐蚀构图以形成第二金属互连。
希望施加于铁电电容器的氧化层的应力在淀积之后的整个退火工艺中具有常数值。铁电电容器的特性与叠加氧化层的应力变化成正比例降低。图5表示在衬底上淀积低温氧化层之后作为退火温度的函数的施加于衬底的(各种低温氧化层的)应力。在图5中，“A”表示恰在淀积低温氧化层之后施加于衬底的应力，“D”表示当在温度约为450℃进行退火时施加于衬底的应力，“B”表示在450℃退火之后温度冷却到“A”状态，和“C”表示在“A”和“B”之间的应力差。如图5中所示，与其它低温氧化层，如USG层和PE-TEOS相比，ECR-OX层在淀积之后的退火工艺过程中具有相对低的应力变化。
图6A表示根据本发明当2000厚的ECR-OX和2500厚的USG层分别用作第二层间绝缘层和第三层间绝缘层时作为施加电压的函数的电流和残余极化，图6B表示根据本发明当4500厚的ECR-OX层用作第二层间绝缘层和第三层间绝缘层时作为施加电压的函数的电流和残余极化。
将图6A与图6B相比，其中ECR-OX层淀积在第二和第三层间绝缘层上的图6B具有相对低的供给电压和相对高的残余极化。这是因为，如前所述，USG是在约400℃的相对高温下淀积的，并具有相对高的应力变化，如图5所示。从图5和图6可以看出，希望第三绝缘层必须由低温氧化层形成，以便提高铁电电容器特性。
从前面的说明可以理解，根据本发明，诸如ECR-OX、USG或PE-TEOS层的低温氧化层淀积在铁电电容器上以具有拉应力，并由此提高铁电电容器特性。
本领域技术人员很容易改变这些参数以适应它们的条件。
前面已经参照其优选实施例表示和说明了本发明，应该明白，在不脱离本发明的精神和范围情况下本领域技术人员可以做出形式上和细节上的各种改变。
权利要求
1．一种制造半导体器件的方法，包括以下步骤在半导体衬底上形成具有扩散层的集成电路；在所述半导体衬底上形成第一层间绝缘层；在所述第一层间绝缘层上形成由下电极、铁电膜和上电极构成的铁电电容器；形成第二层间绝缘层以覆盖所述铁电电容器和所述第一层间绝缘层；在所述第二层间绝缘层中和所述第二和第一层间绝缘层中在分别对应于所述下电极和所述扩散层的位置形成第一接触孔；在氧气氛中进行第一次退火；在所述第一接触孔中淀积第一金属层以形成与所述扩散层和下电极电连接的第一金属互连；形成第三层间绝缘层以覆盖所述第一金属互连和所述第二层间绝缘层；在所述第三和第二层间绝缘层中在对应于所述上电极的位置形成第二接触孔；在氧气氛中进行第二次退火，从而使所述第二和第三层间绝缘层具有相对于所述铁电电容器的拉应力；和在所述第二接触孔中淀积第二金属层以形成与所述上电极电连接的第二金属互连。
2．根据权利要求1所述的方法，其中每个所述第二和第三层间绝缘层由低温氧化层构成。
3．根据权利要求2所述的方法，其中所述低温氧化层选自由PE-TEOS、USG和ECR-OX构成的组。
4．一种半导体器件，包括带有具有扩散层的集成电路的半导体衬底；覆盖所述半导体衬底和所述集成电路的第一层间绝缘层；由下电极、铁电膜和上电极构成并以该顺序形成在所述第一层间绝缘层上的铁电电容器；覆盖所示第一层间绝缘层和所述铁电电容器的第二层间绝缘层；形成在所述第二层间绝缘层上的第一金属互连，其分别通过所述第二层间绝缘层中和所述第二和第一层间绝缘层中的第一接触孔与所述下电极和所述扩散层电连接；覆盖所述第二层间绝缘层和所述第一金属互连的第三层间绝缘层；其中每个所述第二和第三层间绝缘层具有相对于铁电电容器的拉应力；形成在所示第三层间绝缘层上的第二金属互连，其通过所述第三层间绝缘层中的第二接触孔与所述上电极电连接。
5．根据权利要求4所述的半导体器件，其中每个所述第二和第三层间绝缘层是由包括PE-TEOS、USG和ECR-OX的低温氧化层构成。
全文摘要
本发明公开了一种改进的半导体器件及其制造方法,其中没有导致由叠加层间绝缘层引起的铁电电容器特性的退化。该新方法在电容器上形成层间绝缘层,以便具有相对于电容器的拉应力。层间绝缘层可以是低温氧化层,并是PE－TEOS、USG和ECR－OX层中的一种。
文档编号H01L21/02GK1230779SQ99103428
公开日1999年10月6日 申请日期1999年3月30日 优先权日1998年3月30日
发明者具本宰 申请人:三星电子株式会社