半导体结构及其形成方法
【技术领域】
[0001]本发明涉及半导体器件，特别涉及制造具有凹陷鳍(fin)的鳍式场效应晶体管(FinFET)。
【背景技术】
[0002]场效应晶体管(FET)常用于电子电路应用中。FET可包含被半导体沟道区域间隔开的源极区域和漏极区域。可在沟道区域之上形成可能包含栅极电介质层、功函数金属层和金属电极的栅极。通过向栅极施加电压，沟道区域的导电性可增加，并允许电流从源极区域流向漏极区域。为了提高沟道的导电性，可向沟道施加应力，使得跨沟道的载流子迁移率增大。对于P型FET (pFET)，可以施加压缩应力。对于η型FET (nFET)，可以施加拉伸应力。
[0003]FinFET是可为22nm节点及22nm节点以下的场效应晶体管(FET)缩放(scaling)问题提供解决方案的新兴技术。FinFET结构包含作为FET的沟道区域的至少一个窄的半导体鳍，并且在所述至少一个半导体鳍中的每一个半导体鳍的至少两侧被门控(gated)。包含多于一个鳍的FinFET可被称为多鳍FinFET。由于低的源极/漏极扩散、低的衬底电容、以及易于通过浅沟槽隔离结构进行电隔离，因此FinFET结构可在绝缘体上半导体(SOI)衬底上形成。FinFET也可在块体(bulk)衬底上形成，以降低晶片成本并且/或者使得能够在块体衬底中形成某些器件。
【发明内容】
[0004]本发明的实施例可包括一种通过如下步骤来形成半导体结构的方法:在衬底上的半导体鳍的一部分之上形成栅极；在栅极的侧壁上形成间隔件；去除半导体鳍的不被间隔件和栅极覆盖的部分以露出鳍的侧壁；蚀刻鳍的侧壁以在间隔件之下形成带角度(angled)的凹陷区域；以及生长填充带角度的凹陷区域并且接触鳍的第一外延半导体区域。带角度的凹陷区域可以是V形的或Σ形的(sigma-shaped)。该方法还可包括去除第一外延半导体区域的处于带角度的凹陷区域之外的部分；以及生长接触第一外延半导体区域的处于带角度的凹陷区域中的部分的第二外延半导体区域。
[0005]本发明的另一实施例可包括一种通过如下步骤来形成半导体结构的方法:在衬底上的半导体鳍的第一部分之上、但不在半导体鳍的第二部分之上形成栅极；在栅极的侧壁上形成间隔件；去除半导体鳍的第二部分；在半导体鳍的第一部分的端部中形成应激物(stressor)区域，该应激物区域具有带角度的形状，应激物区域的最高部分与半导体鳍的端部相邻；以及形成与应激物区域相邻的外延半导体区域。应激物区域可为V形的或Σ形的。带角度的凹陷区域可为V形的或Σ形的。该结构还可包括接触第一半导体区域和衬底的第二半导体区域。
[0006]本发明的另一实施例可包括一种半导体结构，该半导体结构包含衬底上的半导体鳍、半导体鳍之上的栅极、栅极的侧壁上的间隔件、和间隔件之下的半导体鳍的端部中的带角度的凹陷区域；以及填充带角度的凹陷区域的第一半导体区域。
【附图说明】
[0007]图1是示出根据本发明实施例的衬底之上的半导体鳍的侧视图；
[0008]图2是示出根据本发明实施例在图1的半导体鳍之上形成在其侧壁上具有间隔件的栅极的侧视图；
[0009]图3是示出根据本发明实施例去除鳍的不被栅极和间隔件覆盖的部分的侧视图；
[0010]图4是示出根据本发明实施例将带角度的凹陷区域蚀刻到鳍的处于鳍和间隔件之下的部分中的侧视图；
[0011]图5是示出根据本发明实施例将Σ形的凹陷区域蚀刻到鳍的处于鳍和间隔件之下的部分中的侧视图；
[0012]图6是示出根据本发明实施例在衬底上生长填充带角度的凹陷区域的第一半导体区域的侧视图；
[0013]图7是示出根据本发明实施例去除第一半导体区域的处于带角度的凹陷区域之外的部分的侧视图；
[0014]图8是示出根据本发明实施例在衬底上生长与第一半导体区域接触的第二半导体区域的侧视图。
[0015]图的要素不一定按比例，并且并不意在描绘本发明的特定参数。为了清楚且易于说明，要素的尺度可能被夸大。应参照详细描述以得到精确的尺度。图意在仅示出本发明的典型实施例，并因此不应被视为限制本发明的范围。在图中，类似的附图标记表示类似的要素。
【具体实施方式】
[0016]现在将参照其中示出示例性实施例的附图在此更完全地描述示例性实施例。但是，可以以许多不同的形式实现本公开，并且本公开不应被解释为限于这里阐述的示例性实施例。而是，提供这些示例性实施例，以使得本公开将是彻底和完整的，并且将完整地向本领域技术人员传达本公开的范围。在描述中，公知的特征和技术的细节可能被省略，以避免不必要地混淆所呈现的实施例。
[0017]本发明的实施例可包括形成具有带角度的凹陷鳍的FinFET结构的方法以及得到的结构。可通过在衬底之上形成鳍、在鳍之上形成栅极、在栅极的侧壁上形成间隔件、去除鳍的处于栅极和间隔件之外的部分、并然后蚀刻鳍的处于栅极和间隔件之下的剩余部分以形成带角度的凹陷，来形成FinFET结构。在一些实施例中，带角度的凹陷可然后填充有将向鳍施加应力的应激物材料。由于应激物材料因带角度的凹陷而在多于一个的平面上接触鳍，因此，相对于应激物仅在单个平面上接触鳍的结构，可更有效地向鳍施加应力。
[0018]以下出于描述的目的，诸如“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶”、“底”及其派生词的术语应涉及如图中取向的所公开的结构和方法。诸如“之上”、“覆盖”、“在…顶上”、“在顶部”、“位于…上”或“位于…顶上”的术语意味着诸如第一结构的第一要素存在于诸如第二结构的第二要素上，其中，可在第一要素和第二要素之间存在诸如界面结构的介入要素。术语“直接接触”意味着诸如第一结构的第一要素和诸如第二结构的第二要素在没有任何中间导电、绝缘或半导体层处于两个要素的界面处的情况下被连接。
[0019]为了不混淆本发明的实施例的呈现，在以下的详细描述中，本领域中已知的一些处理步骤或操作可能出于呈现及说明的目的而已被组合在一起，并且在一些情形下可能不被详细描述。在其它的情形下，本领域中已知的一些处理步骤或操作可能根本就不被描述。应理解，以下的描述更关注于本发明的各种实施例的特有的特征或要素。
[0020]参照图1，可在衬底110之上形成鳍120。鳍120可具有约2nm至约40nm、优选约4nm至约20nm的范围内的宽度，约5nm至约300nm、优选约1nm至约80nm的范围内的高度。可例如通过使用光刻处理、后跟诸如反应离子蚀刻(RIE)或等离子体蚀刻的各向异性蚀刻处理从衬底110去除材料，来形成鳍120。也可利用在本领域中已知的其它鳍形成方法，诸如侧壁图像转印(SIT)。
[0021]在一些实施例中，衬底110可以是块体衬底或绝缘体上半导体(SOI)衬底。在衬底110是块体衬底的实施例中，鳍120的材料可与衬底110相同，并且可在鳍120与衬底110之间不存在可识别的边界。衬底110可由本领域中典型地知晓的任何半导体材料制成，包括例如硅、锗、硅锗合金、硅碳化物、硅锗碳化物合金和化合物(例如，II1-V和I1-VI)半导体材料。化合物半导体材料的非限制性例子包括砷化镓、砷化铟和磷化铟。
[0022]在衬底110是SOI衬底的实施例中，鳍120可由通过埋入绝缘体层(未示出)与基体半导体衬底分离的顶部半导体层形成。在这样的实施例中，顶部半导体层和基体半导体衬底可由与上面讨论的块体衬底相同的材料制成。埋入绝缘体层可具有约10nm至约500nm的范围内、优选约200nm的厚度。在这样的实施例中，鳍120可置于埋入绝缘体层上，与基体半导体衬底分离。
[0023]参照图2，栅极210可在鳍120的一部分(典型地如所示的那样为中央部分)之上形成。栅极结构可具有约40nm至约200nm、优选约50nm至约150nm的