N型ldmos器件及工艺方法
【技术领域】
[0001] 本发明涉及半导体领域，特别是指一种N型LDM0S器件，本发明还涉及所述N型 LDM0S器件的工艺方法。
【背景技术】
[0002] DM0S由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路 中被广泛采用。在B⑶工艺中，DM0S虽然与CMOS集成在同一块芯片中，但由于高耐压和低 导通电阻的要求，DM0S在本底区和漂移区的条件与CMOS现有的工艺条件共享的前提下，其 导通电阻与击穿电压存在矛盾，往往无法满足开关管应用的要求。在LDM0S器件中，导通电 阻是一个重要的指标。因此，为了制作高性能的LDM0S，需要采用各种方法优化器件的导通 电阻及击穿电压。
[0003] 目前常规的LDM0S的结构如图1所示，图中包含P型衬底101，N型深阱102,P阱 103，N阱104,多晶硅栅极106,多晶硅栅极106两端还具有侧墙107。这种结构在漏端具有 较高的电场强度，不利于击穿电压BV的提高。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种N型LDM0S器件，使漏端电势分布均匀，提 高器件的击穿电压BV。
[0005] 本发明所要解决的另一技术问题是提供所述N型LDM0S器件的工艺方法。
[0006] 为解决上述问题，本发明所述的N型LDM0S器件，在P型衬底上的N型深阱中具有 P阱及N阱，衬底表面具有多晶硅栅极及侧墙结构；所述N阱中具有LDM0S器件的漏区，漏 区上有金属电极将漏区引出；所述P阱中具有LDM0S器件的源区，以及重掺杂P型区，金属 电极将重掺杂P型区及源区引出；所述LDM0S器件的表面为非平面的有台阶结构，漏区的位 置高于LDM0S的沟道。
[0007]为解决上述问题，本发明所述的N型LDM0S器件的工艺方法，包含如下工艺步骤：
[0008] 第1步，在P型硅衬底通过光刻掩膜形成局部场氧化（LOCOS);
[0009] 第2步，湿法腐蚀去掉局部场氧化，再进行N型深阱的注入；
[0010] 第3步，通过光刻定义打开P阱和N阱的窗口，注入形成P阱和N阱；
[0011] 第4步，生长栅氧化层及淀积多晶硅，刻蚀形成多晶硅栅极；
[0012] 第5步，淀积氧化硅层，干法刻蚀形成多晶硅栅极的侧墙；
[0013] 第6步，进行源区及漏区的离子注入，以及重掺杂P型区的离子注入；
[0014] 第7步，形成金属电极，将源漏区分别引出。
[0015] 所述第5步，淀积的氧化硅层厚度为2500~3500A。
[0016] 本发明所述的N型LDM0S器件，通过提高漏区位置，使漏区高于沟道，使得电场分 布更加均匀，改善了漂移区的电势分布，降低电场强度，提高了器件的击穿电压。本发明所 采用的工艺可集成在BCD工艺中，利用平台中原有的工艺条件，不额外增加光刻版并且利 用原有注入条件，工艺简单易于实施。
【附图说明】
[0017] 图1是传统N型LDMOS器件的结构示意图。
[0018] 图2~8是本发明工艺步骤示意图。
[0019] 图9~12是本发明与传统器件的仿真对比图。
[0020] 图13是本发明工艺步骤流程图。
[0021] 附图标记说明
[0022] 101是P型衬底，102是N型深阱，103是P阱，104是N阱，105是栅氧化层，106是 多晶娃栅极，107是栅极侧墙，108是源区，109是重惨杂P型区，110是金属电极，111是漏 区，h是高度。
【具体实施方式】
[0023] 本发明所述的N型LDMOS器件，如图8所示，在P型衬底上101的N型深阱102中 具有P阱103及N阱104,衬底表面具有多晶硅栅极106及侧墙结构107;所述N阱104中 具有LDMOS器件的漏区111，漏区111上有金属电极110将漏区111引出；所述P阱103中 具有LDMOS器件的源区108,以及重掺杂P型区109,金属电极将重掺杂P型区109及源区 108引出；所述LDMOS器件的表面为非平面的有台阶结构，漏区的位置高于LDMOS的沟道， 两边的高度差h为1〇〇〇~4000A。
[0024] 为解决上述问题，本发明所述的N型LDMOS器件的工艺方法，包含如下工艺步骤：
[0025] 第1步，在P型硅衬底101通过光刻掩膜形成厚度为3000~6000A的L0C0S，如图2 所示。
[0026] 第2步，湿法腐蚀去掉L0C0S，硅片表面形成台阶，右边高于左边，再进行N型深阱 102的注入，如图3所示。
[0027] 第3步，通过光刻定义打开P阱和N阱的窗口，注入形成P阱103和N阱104,如图 4所示。
[0028] 第4步，生长栅氧化层105及淀积多晶硅，刻蚀形成多晶硅栅极106,如图5所示。
[0029] 第5步，淀积厚度为2500~3500A的氧化硅层，干法刻蚀形成多晶硅栅极的侧墙 107,如图6所示。
[0030] 第6步，进行源区108及漏区111的离子注入，以及重掺杂P型区108的离子注入， 如图7所示。
[0031] 第7步，形成金属电极110,将源漏区分别引出，如图8所示。
[0032] 以上工艺如源区及漏区的注入条件，都与B⑶平台中的CMOS工艺共用，P型沟道 区由CMOS工艺中的P阱构成，N型漂移区由CMOS工艺中的N型深阱构成，P型衬底引出端 和N型源区及漏区的注入掺杂与常规N型LDMOS-致。
[0033] 图9及图10所示为本发明与传统技术的电场分布仿真示意图，图11及图12是本 发明与传统技术的电势分布的仿真示意图，对于电场分布，本发明在经过最高点后，下降的 趋势缓于基本线，电场分布更加均匀，对于电势示意图，在更深处的电势高于基本线，表示 器件的击穿电压有提高。
[0034] 以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来 说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 一种N型LDMOS器件，在P型衬底上的N型深阱中具有P阱及N讲，衬底表面具有多 晶硅栅极及侧墙结构；所述N阱中具有LDMOS器件的漏区，漏区上有金属电极将漏区引出； 所述P阱中具有LDMOS器件的源区，以及重掺杂P型区，金属电极将重掺杂P型区及源区引 出；其特征在于：所述LDMOS器件的表面为非平面的有台阶结构，漏区的位置高于LDMOS的 沟道。
2. 如权利要求1所述的N型LDMOS器件，其特征在于：所述漏区与沟道的高度差为 1000~4000A。
3. 如权利要求1所述的N型LDMOS器件的工艺方法，其特征在于：包含如下工艺步骤： 第1步，在P型硅衬底通过光刻掩膜形成局部场氧化； 第2步，湿法腐蚀去掉局部场氧化，再进行N型深阱的注入； 第3步，通过光刻定义打开P阱和N阱的窗口，注入形成P阱和N阱； 第4步，生长栅氧化层及淀积多晶硅，刻蚀形成多晶硅栅极； 第5步，淀积氧化硅层，干法刻蚀形成多晶硅栅极的侧墙； 第6步，进行源区及漏区的离子注入，以及重掺杂P型区的离子注入； 第7步，形成金属电极，将源漏区分别引出。
4. 如权利要求3所述的N型LDMOS器件的工艺方法，其特征在于：所述第1步，形成局 部场氧化的场氧厚度为3000~6000A。
5. 如权利要求3所述的N型LDMOS器件的工艺方法，其特征在于：所述第5步，淀积的 氧化硅层厚度为2500~3500A。
【专利摘要】本发明公开了一种N型LDMOS器件，在P型衬底上的N型深阱中具有P阱及N阱，硅表面具有多晶硅栅极及侧墙结构。所述N阱中具有LDMOS器件的漏区，漏区上有金属电极将漏区引出；所述P阱中具有LDMOS器件的源区，以及重掺杂P型区，金属电极将重掺杂P型区及源区引出。所述LDMOS器件的表面为非平面的有台阶结构，漏区的位置高于LDMOS的沟道。本发明还公开了所述N型LDMOS器件的工艺方法。
【IPC分类】H01L29-78, H01L21-336
【公开号】CN104659103
【申请号】CN201510080729
【发明人】石晶, 钱文生
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年5月27日
【申请日】2015年2月15日