半导体装置和用于制造半导体装置的方法
【技术领域】
[0001] 本发明涉及半导体装置和用于制造半导体装置的方法。
【背景技术】
[0002] 功率MOSFET(金属氧化物半导体场效应晶体管）是半导体装置的例子，所述半导 体装置被用于切换功率源或能量源、逆变器装置或诸如此类。例如这些MOSFET被构成用于 在低欧姆负载的情况下切换（schalten)高电压，使得存在非常小的开关损耗和线路损耗 和从而低的面积特定的（flachenspezifisch)接通电阻（Ein-Widerstand)Rm*A，其中，A表 示对于功率MOSFET所需的面积。同时在功率MOSFET中在关断状态下应该存在高的击穿电 压。根据电压等级，功率MOSFET在关断状态下经受几十至几百伏、例如300至800伏的漏 极-源极电压VDS。此外，功率MOSFET应该引导非常高的电流，这种电流在低电压降VDS下 在约10至20V的栅极-源极电压时可能为直至数百安培。
[0003] 为满足对小Rm*A和高击穿电压的日益增长的要求，值得期望的是开发半导体装 置的新方案，例如垂直半导体装置。这种半导体装置的例子在〇.HSberlen和M.Rub的 IP. COM出版物号IPC0M000010537D(2003年1月23日）"Trench DMOS filr Kompensation sbauelemente" (http://ip. com/IPCQM/000010537)中可找到。
【发明内容】
[0004] 本发明的任务因此是，说明分别满足上述要求的半导体装置和用于制造半导体装 置的方法。
[0005] 该任务依据本发明通过独立权利要求的主题解决。有利的改进方案包含在从属权 利要求内。
[0006] 专业人员在阅读后面的详细说明和观察附图之后将识别出附加的特征和优点。
【附图说明】
[0007] 附图被附上以便提供对本发明实施例的进一步理解，并且它们包含在本公开中并 形成本公开的一部分。附图图解本发明的实施例并与说明书共同用于阐述原理。本发明的 其他实施例和大量所述预期的优点立即得到赞赏，因为在指明后面的详细说明下能更好地 对其进行理解。附图的元件相对彼此不必是按比例的。相同的附图标记说明相应类似的部 分。
[0008] 图1A至1D示出依据一种实施方式的半导体装置的不同截面图；
[0009] 图2A至2D示出半导体装置的另一构型的截面图；
[0010] 图3A至3D示出半导体装置的另一实施方式的截面图；
[0011] 图4A至41示出依据一个实施例在制造半导体装置时半导体衬底的截面图；和
[0012] 图5示出依据一种实施方式用于图解用于制造半导体装置的方法的流程图。
【具体实施方式】
[0013] 在后面的详细说明中参照附图，所述附图形成本公开的一部分并且在所述附图中 为了图解目的示出其中可以实施本发明的特定实施例。在此方面，方向术语如"在上面"、 "在下面"、"在前面"、"在后面"、"向前"、"向后"等在指向刚好说明的图的取向下被使用。因 为本发明的实施例的组件可以在多个不同的取向上被定位，所以方向术语为了图解目的并 且决不以限制方式被使用。可以理解的是，可以考虑其他实施例并进行结构上或逻辑上的 变化，而不偏离本发明的范围。下面的详细说明因此不应在局限性的意义上来理解，并且本 发明的范围通过所附的权利要求确定。
[0014] 在随后的说明中使用的概念"衬底"或"半导体衬底"包括每种以半导体为基础的、 具有半导体表面的结构。衬底和结构应这样理解，即它们包括硅、绝缘体上硅（SOI)、蓝宝 石上娃（SOS)、掺杂的和不掺杂的半导体、通过基本或基础半导体分层支承的娃外延层和其 他半导体结构。例如，"衬底"或"半导体衬底"可以是单晶材料。半导体无需以硅为基础。 半导体同样可以是碳化硅、硅-锗、锗、氮化镓或砷化镓。在本公开的上下文中，概念"半导 体衬底"特别是包括以下构造，所述构造当向单结晶（ein-kristal1ine)半导体层中蚀刻沟 槽时得出，所述沟槽随后用半导体材料填充。
[0015]在本公开中参照经掺杂的部分，诸如第一或第二导电型的经掺杂的部分。正如可 清楚地理解的那样，概念"第一"和"第二"导电型可以涉及n或p掺杂的半导体部分或反 之亦然。这些部分可以通过通常已知的掺杂方法借助掺杂物、诸如作为用于硅材料的n掺 杂物的As、P、S、Sb来形成。用于硅材料的p掺杂物的例子包括B、A1或In。
[0016] 在本说明书中，在某些处描述电流路径。该电流路径说明可以沿其发生电流流动 的通路，而与电流流动的实际方向无关。
[0017] 其中所使用的表述"耦合"和/或"电耦合"不需要直接的耦合，而是允许在"耦合" 或"电耦合"的元件之间的元件。"电连接"表述应该说明在相互电连接的元件之间的低欧 姆电连接。
[0018] 在说明书中描述例如可以作为单装置运行的半导体装置。但也可将它与其他组 件、例如逻辑组件集成用于构造集成电路。
[0019] 图1A示出依据一种实施方式的半导体装置的截面图。图1A中所示的截面图容纳 在如例如在图1B中所图解的III与III'之间。图1A中所示的半导体装置包括半导体衬 底150。半导体衬底150包含第一导电型的第一区域120和第一导电型的主体区域220。在 此，主体区域220分别布置在区域120的朝向半导体衬底150的第一表面110的侧上并与 该区域120邻接。半导体装置此外包括大量布置在衬底150的第一表面110中的漂移区带 (Driftzonengebieten)260。漂移区带260在具有垂直于第一表面110的分量的第一方向 上延伸。例如漂移区带260垂直于第一表面110延伸。依据一种解释，半导体衬底150因 此包含桥形接片（Stege) 125和大量布置在桥形接片之间的漂移区带260。桥形接片125分 别包含第一导电型的第一区域120和主体区域220。
[0020] 主体区域220与第一区域120重叠。也就是说，主体区域220在水平方向上这样 定位，使得主体区域220和第一区域垂直地相叠，因此垂直于衬底表面伸展的线与两个区 域相交（schneiden)。依据一种构型，主体区域220和第一区域120在其界面处可以完全重 叠或尽可能完全重叠。如果这些区域完全重叠，那么主体区域220在界面处其水平扩张的 多于99至100%处于第一区域之上。在尽可能完全重叠的情况下，主体区域220在界面处 其水平扩张的超过约85至99%处于第一区域之上，也就是说，主体区域220可以相对于第 一区域水平偏移约1至15%。区域可以随着与界面间距增加而逐渐变细或加宽。重叠的上 述定义分别涉及界面处的重叠。概念"水平错开地"在本说明书的上下文中意味着，重叠是 最小的，例如小于界面的5%，并且水平重叠主要通过由制造造成的波动引起。
[0021] 漂移区带260包含第二导电型的单结晶或外延生长的半导体材料425。在此，第 二导电型与第一导电型不同。例如，第一导电型可以是P型导电的，而第二导电型可以是n 型导电的。半导体材料425形成功率MOSFET的漂移区。依据一种实施方式，第一区域120 和与第一区域120重叠的主体区域220以及漂移区带可以通过在半导体衬底中形成漂移区 沟槽420和不同地掺杂半导体衬底来形成。例如，漂移区带260可以通过向漂移区沟槽420 中引入单结晶半导体材料425形成。在相应地制造漂移区带260时，这些漂移区带具有带 有例如大约直线走向的侧壁的相应横截面。可替换地，侧壁也可以弯曲。该侧壁例如可以 对应于可以通过蚀刻过程限定的侧壁。第一导电型的第一区域120和由第二导电型的半导 体材料组成的漂移区带260彼此交替地布置并且形成超结（Super-junction)结构。
[0022] 半导体装置此外包含与主体区域220相邻地布置的栅极电极。栅极电极215如图 1A中所示