芯片形成方法、提高芯片封装成品良率的方法

芯片形成方法、提高芯片封装成品良率的方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种芯片形成方法及提高芯片封装成品良率的方法。
【背景技术】
[0002]在半导体芯片封装工艺中，在芯片正面形成焊料凸点，之后将芯片翻转后与封装基板连接，在电气上和机械上连接于电路，此种封装方法称为倒装芯片封装(flip chip)方法。
[0003]参照图1，现有的半导体技术的40nm/28nm工艺的高密度I/O芯片，普遍都采用基于铜柱凸块(Copper Pillar Bump)l的倒装芯片封装方法。芯片2正面分布的多个铜柱凸块I分别与基板3正面的凸起焊盘(Bump Pad)4焊接在一起。接着，在基板3背面形成焊球(Solder Ball) 5，多个焊球5呈球栅阵列结构，焊球5作为引脚。之后，使用表面贴装技术(Surface Mounted Technology, SMT)将该焊球 5 与印制电路板(Printed Circuit Board,PCB) 7正面的球焊盘8焊接连接。在基板3中存在互连导线，凸起焊盘4和基板3正面的导线6电连接，焊球5和基板3背面的导线6电连接，实现芯片通过基板3和印制电路板7电连接。至此形成芯片封装成品。
[0004]但是,上述焊接过程均使用回流焊接(reflow soldering)工艺。也就是,将空气或氮气加热到足够高的温度后吹向已经贴好芯片的基板或印制电路板，让铜柱凸块顶端的焊料融化后与凸起焊盘粘结，和让焊球融化后与球焊盘8粘结。在该过程中，由于芯片材料、基板材料和印制电路板材料之间的热膨胀系数不匹配，芯片以及封装成品受热作用会产生机械应力，引起封装成品形变或翘曲。由于铜柱凸块属于刚性硬材料，铜柱凸块正下方的层间介电材料层(Inter-layer Dielectric, ILD)中的多层互连金属层会受到封装成品形变或翘曲带来的应力，引起相邻两层互连金属层之间的层间介电材料层部分断裂，引起层间介电材料层中的插塞层断裂。这样，会造成相邻两层互连金属层之间的互连断开(Open)，造成芯片失效，例如芯片的某些功能不能正常工作或芯片的性能达不到设计的要求，引起良率降低。

【发明内容】

[0005]本发明解决的问题是，使用现有的半导体倒装芯片封装方法形成的封装成品良率较低。
[0006]为解决上述问题，本发明提供一种芯片形成方法，该芯片形成方法包括:
[0007]提供芯片图形，所述芯片图形包括多个互连金属层图形，在所述多个互连金属层图形中，当一个互连金属层图形的金属密度小于0.3时，在该层互连金属层图形的空隙中形成有填充金属线图形，使该层互连金属层图形和其中的填充金属线图形的金属密度大于等于0.3 ;
[0008]根据所述芯片图形形成芯片，包括:根据所述互连金属层图形和其中的填充金属线图形，在基底上形成互连金属层和其中的填充金属线。
[0009]可选地，所述互连金属层图形和其中的填充金属线图形的金属密度大于等于0.5。
[0010]可选地，所述填充金属线图形在所述互连金属层图形中的空隙中分散排布。
[0011]可选地，所述填充金属线图形在所述互连金属层图形中的空隙中均匀排布。
[0012]本发明还提供一种提闻芯片成品封装成品良率的方法，该提闻半导体倒装芯片封装成品良率的方法包括:
[0013]提供前述任一所述的芯片形成方法形成的芯片；
[0014]使用半导体倒装芯片封装方法形成芯片封装成品。
[0015]可选地，所述半导体倒装芯片封装方法包括:
[0016]在所述芯片正面形成焊料凸点；
[0017]提供基板，所述基板包括第一面和与所述第一面相对的第二面，所述第一面具有凸起焊盘，将所述焊料凸点和所述凸起焊盘焊接连接；
[0018]在所述第二面形成焊球；
[0019]提供印制电路板，所述印制电路板正面具有球焊盘，将所述焊球和所述球焊盘焊接连接。
[0020]可选地，所述焊料凸点包括位于所述芯片正面的铜柱凸块、和位于所述铜柱凸块顶端的锡帽，所述锡帽和所述凸起焊盘焊接连接。
[0021]可选地，所述述铜柱凸块和所述芯片正面的键合焊盘连接。
[0022]可选地，使用回流焊技术，使所述焊料凸点和所述凸起焊盘焊接连接、使所述焊球和所述球焊盘焊接连接。
[0023]与现有技术相比，本发明的技术方案具有以下优点:
[0024]提供芯片图形，当一个互连金属层图形的金属密度小于0.3时，在该互连金属层图形的空隙中形成填充金属线图形，使该互连金属层图形和其中的填充金属线图形的金属密度大于等于0.3。这样，在设计芯片图形阶段，就设计芯片的互连金属层图形和同层的填充金属线图形的金属密度均大于等于0.3，后续根据多个互连金属层图形和填充金属线图形制作得到互连金属层和填充金属线，这增强了相邻两层互连金属层之间的层间介电材料层部分的机械强度。在后续芯片封装过程中，焊料凸点下的两层互连金属层之间的层间介电材料层能够承受较大应力，避免甚至消除层间介电材料层和其中的插塞层断裂的风险，相邻两层互连金属层之间的互连性能良好，最终提高芯片的可靠性与芯片封装成品的良率，封装成品的良率能满足量产的要求。
[0025]而且，使用本技术方案，在芯片图形设计之初，就预设好填充金属线的位置，不会影响到后续生产工艺进程。在预设填充金属线的位置时，可适时调整互连金属层中互连金属线和填充金属线之间的位置关系，避免后续形成的填充金属线对邻近的互连金属线中的信号造成干扰。
【附图说明】
[0026]图1是现有技术的半导体倒装芯片封装的剖面结构示意图；
[0027]图2是本发明具体实施例的芯片图形的示意图；
[0028]图3是本发明具体实施例的互连金属线密度大于等于0.3的一互连金属层的剖面结构示意图；
[0029]图4是本发明具体实施例的包括互连金属线和填充金属线的另一互连金属层的剖面结构示意图；
[0030]图5?图9是本发明具体实施例的半导体倒装芯片封装过程中的剖面结构示意图。
【具体实施方式】
[0031]针对现有技术存在的问题，通过统计分析，发现:在垂直于芯片正面方向上，发生断裂的层间介电材料层两侧的两层互连金属层中，其中一层或两层互连金属层的金属密度较小，大约小于0.3。所述金属密度是指铜柱凸块正下方的一层互连金属层在芯片正面投影的表面积，与铜柱凸块所占芯片正面的表面积之比。当位于铜柱凸块下的一层互连金属层的金属密度小于0.3,则该互连金属层在垂直于芯片正面方向的两侧层间介电材料层的机械强度不足，在封装过程中，易引起它两侧的层间介电材料层部分和其中的插塞层断裂。
[0032]因此，使用本发明技术方案，在设计芯片图形，包括设计互连金属层图形时，当一个互连金属层图形的互连金属线的金属密度小于0.3，在该互连金属层图形的空隙中设计填充金属线图形，以确保该互连金属层图形和其中的填充金属线图形的金属密度大于等于0.3。这样，后续根据该互连金属层图形得到的所有互连金属层的金属密度均大于等于0.3，以降低甚至消除层间介电材料层部分和其中的插塞层断裂的风险。
[0033]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0034]参照图2，提供芯片图形，所述芯片图形包括位于基底100中的器件结构图形、和位于基底100上的层间介电材料层101中的多个互连金属层图形。每个互连金属层102图形包括互连金属线121，且在垂直于芯片正面方向上，相邻两层互连金属层102的互连金属线121之间通过插塞层(图中未示出)电连接。
[0035]结合参照图3，对一个互连金属互连层102图形，计算得到其中的互连金属线121的金属密度大于等于0.3时，该互连金属层102图形仅包括互连金属线121 ；
[0036]结合参照图4，对另一个互连金属层102图形，计算得到其中的互连金属线121的金属密度小于0.3时，在该互连金属层102图形的空隙中具有填充金属线122图形，确保该互连金属层102图形中的互连金属线121和填充金属线122的金属密度大于等于0.3。也就是，填充金属线122图形仅是起到补充互连金属线密度小于0.3的互连金属层的金属密度的作用，不参与电信号的连接，也不影响芯片的电性能。为避免信号串扰和短路，填充金属线122和相邻的互连金属线121是相互隔开的。
[0037]使用本技术方案，在设计芯片图形阶段，就设计芯片图形的所有互连金属层图形的金属密度均大于等于0.3，这样后续根据该互连金属层图形制作得到的所有互连金属层的金属密度均大于等于0.3，在封装过程中，焊料凸点下的互连金属层两侧的层间介电材料层部分具有较强的机械强度，能承受较大的机械应力，避免层间介电材料层和其中的插塞层断裂的风险，相邻两层互连金属层之间的互连性能良好，芯片封装成品良率能满足量产的需求。
[0038]在本实施例中，设计芯片图形的所有互连金属层图形的金属密度均大于等于0.5，焊料凸点下的互连金属层两侧的层间介电材料层部分能承受更大的机械应力，更好避免甚至消除层间介电材料层和其中的插塞层断裂的风险。
[0039]而且，使用本技术方案，在芯片图形设计之初，就预设好填充金属线的位置，不会影响到后续生产工艺进程。在预设填充金属线的位置时，可适时调整互连金属层中互连金属线和填充金属线之间的位置关系，避免后续形成的填充金属线对邻近的互连金属线中的信号造成干扰。
[0040]在具体实施