集成电路的制作方法
【专利说明】集成电路
[0001]本申请是申请号为201210134846.5，申请日为2012年4月28日，发明名称为“多层互连结构及用于集成电路的方法”的中国专利申请的分案申请。
技术领域
[0002]本发明大致上是关于用以形成多层互连结构及包含它们的集成电路的结构及方法。
【背景技术】
[0003]通常采用多层互连作为复杂集成电路(IC)的一部分。如此处所使用的，“集成电路”这个术语及“1C”这个缩写字，是打算包含采用单石(monolithic)多层互连的任何电子系统，不论是否是形成在半导体衬底上。一般说来，该多层互连的各个阶层是由电性导电件的第一阶层(例如，识别为导电件仏)及各种导电件填充的通孔(例如，识别为VN+1/N)所组成，该电性导电件的该第一阶层被电介质中介层覆盖，在该电介质中介层上方为导电件的第二阶层(例如，识别为导电件Mn+1)，该通孔在该两个导电件阶层Mnh及M ,之间延伸，从而将一些该导电件Mn+1电性耦接至位于彼此上方的一些导电件M N。该自变量N识别所参考的互连阶层的该堆叠的该特别互连阶层。当该IC内的各种器具及其它组件的关键尺寸缩减以达成每一个更复杂的IC功能时，可能由该多层互连所赋予的包装密度限制及可能从其所引起的故障机制是重要的考虑。
【发明内容】
[0004]揭露一种形成含有多层互连结构的集成电路(IC)的方法。设置其上具有第N个电介质的衬底，希望在该第N个电介质中或上形成具有下导电件Mn、上导电件MN+1及互连通孔VN+1/N的多层互连。下导电件Mn是形成在该衬底上，该下导电件Mn的上表面是凹陷低于该第N个电介质的上表面。第(N+1)个电介质是设置在该第N个电介质及该下导电件仏的该上表面上方。第(N+1)个孔洞是从该上导电件MN+1的希望位置形成穿过该第(N+1)个电介质，并且暴露该下导电件Mn的该上表面。该第(N+1)个孔洞是以电性导电件填充，该电性导电件是配适以形成该上导电件MN+1及该连接通孔V N+1/N，并且与该下导电件1,的该上表面作出电性接触。
[0005]在较佳实施例中，形成该下导电件Mn包含在该衬底上形成至少一个第N个电介质、蚀刻至少穿过该第N个电介质的第N个孔洞(对应于该下导电件Mn的该希望位置)、以电性导电材料(其是配适以作为该下导电件Mn)填充该第N个孔洞、以及将该第N个孔洞中的导电材料移除至低于该第N个电介质围绕该第N个孔洞的凹陷部分内的该第N个电介质的上表面下方的该下导电件Mn的上表面。
[0006]在多层互连的堆叠正形成在该IC中时，也希望移除该第(N+1)个孔洞中的导电件材料至低于该第(N+1)个电介质的上表面下方的该上导电件MN+1的上表面，以及接着将N递增1，并且重复设置、蚀刻、填充、询问、及移除任何或所有希望连续互连阶层N，直到N =Q-1为止。
[0007]设置一种集成电路(1C)，具有一个或多个第一阶层导电件Mn、一个或多个第二阶层导电件Mn+1以及至少一个将至少一个第二阶层导电件M N+1耦接至至少一个第一阶层导电件皿,的通孔导电件V N+1/N，并且其中，该至少一个通孔导电件VN+1/N的上部分与该至少一个第二阶层导电件MN+1是自我对准的，而该至少一个通孔导电件V N+1/N的下部分与该至少一个第一阶层导电件1,是自我对准的。在较佳实施例中，该至少一个通孔导电件VN+1/N中有侧向阶梯，在该侧向阶梯中，该上部分与下部分相会。在另外实施例中，该第一阶层导电件Mn包含分离第一侧向距离的至少第一及第二导电件Mn，并且其中，该至少两个导电件仏的该第一个连接至该至少一个通孔导电件VN+1/N，而该至少一个通孔导电件VN+1/N中的该侧向阶梯与该至少两个导电件Mn的该第二个分离的距离大于如果该至少两个导电件Mn的该第二个是延伸至与该该侧向阶梯相同的阶层。
[0008]提供一种用以形成多层互连的方法，包含设置其上具有第一电介质的衬底，用以支持该多层互连，其中，该多层互连具有下导电件Mn、上导电件MN+1、层间电介质及互连通孔导电件VN+1/N，其中，该下导电件Mn具有第一上表面，该第一上表面位于该第一电介质的第二上表面下方的凹部中；在该第一和第二表面上方形成该层间电介质；从该上导电件MN+1的希望位置蚀刻孔洞穿过该层间电介质，并且暴露该凹部中的该第一表面；以及以电性导电件填充该孔洞，以形成在上导电件MN+1的第一个与该凹部中的该第一上表面之间作出电性接触的该上导电件MN+1及该连接通孔导电件V N+1/No
【附图说明】
[0009]从阅读接下来的详细描述、并连同附图中伴随的图形，可更佳了解本发明，在该附图中，相同的编号代表相同或类似的组件，并且其中，
[0010]图1显示集成电路的二阶层互连的简化平面视图，其中，ΜΝ+^δΜΝ大约是垂直的；
[0011]图2显示依据【背景技术】的图1的该二阶层互连的简化剖面视图，以例示通孔对准变异的不利效应；
[0012]图3显示依据本发明的实施例的图1的该二阶层互连的简化剖面视图，其中，图2中所例示的该通孔对准变异的不利效应是实质地减少或避免；
[0013]图4-图17例示依据本发明的另外实施例用以制造不同制造阶段的IC的方法的剖面视图，其中，依据图3的该配置，仅例示该互连部分，并且针对ΜΝ+1及^是实质地平行的情况；以及
[0014]图18-图19显示依据本发明的另外其它实施例用以制作包含例示于图3和图4-图17中的该二阶层互连的IC的方法的简化方块图，并且，如果希望的话，将它们予以堆叠，以形成多个互连阶层。
【具体实施方式】
[0015]该等附图及相关讨论例示集成电路(IC)的二阶层导电件-绝缘件-导电件三明治(例如，上导电件ΜΝ+1 -(第N个电介质中介层)-下导电件仏)，其中，一些导电件ΜΝ+1是通过穿透该第N个电介质中介层的一个或多个电性导电通孔VN+1/N耦接至一些导电件Mn。该字母N是使用作为识别该IC中的这种互连阶层的堆叠中的特别互连阶层的自变量。这种二阶层导电件-绝缘件-导电件三明治可堆叠数次(例如，对于N= 1、2、3、…)，以提供多层互连系统(不论需要多少互连阶层)，以达成该IC所希望的互连复杂性。为了方便描述起见，该导电件MN+1及M1^T称为“金属”，但是应了解到，“金属”及“导电件”这些字在此处是交换地使用，以包含任何类型的电性导电件，不论是否为金属。半导体、掺杂的半导体、金属、半金属、金属合金、半导体-金属合金以及其组合，为这种电性导电件的非限制范例。“电介质”、“绝缘件”及“绝缘的”这些术语在此处是交换地使用，以描述某种材料，该种材料的电性导电性是足够低，以在此处所描述的该结构、装置及电路的操作上没有不利的影响。
[0016]图1显示二阶层互连19、39的简化平面视图，其中，MN+1及1^是大约垂直的。二阶层互连19包含Mn导电件22、23及MN+1导电件24，由层间电介质33朝与图1的平面垂直的方向予以分离，并且，Mn导电件22是通过通孔导电件VN+1/N26(或显示于图2的剖面中的26’)而电性耦接至MN+1导电件24。二阶层互连39包含Mn导电件22、23及MN+1导电件34，由层间电介质38朝与图1的平面垂直的方向予以分离，并且，Mn导电件22是通过通孔导电件VN+1/N36(或显示于图3的剖面中的36’ )而电性耦接至MN+1导电件34。为了方便例示起见，图1中的通孔导电件VN+1/N26、36是例示为实线，即使它在MN+1导电件24、34下。图1中(及图2-图3中)的通孔导电件Vn+1/n26、36的该实线例示当Vn+^是侧向地(例如，左-右)稍微失准(misaligned)于Mn导电件22的情况，而通孔导电件V N+1/N26’、36’的该虚线是例示当\+1/^是表面上(nominally)侧向地(例如，左-右)对准于Mn导电件22的情况。
[0017]图2显示依据【背景技术】的图1的二阶层互连19的简化剖面视图，例示Mn导电件22对VN+1/N导电件26 (或V轴导电件26对M ,导电件22)的侧向(例如，左-右)对准间隔变异的不利效应。二阶层互连19包含置于下方结构28上的复合层21。由层29、30、25所做成的层间电介质33分离导电件仏及M N+1。复合层21包含Mn导电件22、23、第一(例如，电性绝缘)覆盖层29、第二(例如，电性绝缘)覆盖层30、绝缘件25、通孔VN+1/N导电件26、MN+1导电件24以及实质地侧向地围绕^导电件22、23的电介质区域27，均置于下方结构28上。下方结构28可为半导体晶粒或晶圆、或绝缘件、或绝缘件上半导体(SOI)衬底、或另一个置下的二阶层互连结构。该自变量N = 1、2、3、…是使用在图1-图3中及其它地方，以指示可堆叠图2的任何数目的二阶层互连复合层21及图3的任何数目的复合层41，以致于可达成该希望的互连复杂度。
[0018]仍然参考图2，M#电件22及V N+1/1^电件26当耦接时，是处在一个电位、但M #电件23可处在另一个显著不同的电位。将注意到，VN+1/N导电件26的左下角落261与M#电件23的右上角落231是分离关键尺寸(CDN) 31，该关键尺寸(CDN) 31是沿着电介质区域27与覆盖层29之间的接口 271。⑶N 31的真正尺寸视VN+1/N导电件26失准于Mn导电件22,23的分量而定。本领域中的技术人员将了解到，一些失准是不可避免的，这是由于下阶层Mn导电件22、23通常是在一个掩膜操作中形成，而通孔V N+1/N导电件26则是在不同的掩膜操作中形成。当该电路及互连包装密度增加时，Mn导电件22及Mn导电件23之间的分离距离32通常变得较小